КР580ИК80 представляет собой 8-разрядный процессор, в котором совмещены
операционное и управляющее устройства.
Опишем кратко узлы этого процессора.
Регистры данных . Для хранения участвующих в операциях данных предусмотрено семь
8-разрядных регистров. Регистр А, называемый аккумулятором, предназначен для
обмена информацией с внешними устройствами, при выполнении арифметических,
логических операций и операций сдвига он служит источником операнда, в него
помещается результат выполненной операции.
Шесть других регистров, обозначенных B, C, D, E, H, L, образуют так называемый
блок регистров общего назначения РОН. Эти регистры могут использоваться как
одиночные 8-разрядные регистры. В случаях, когда возникает необходимость хранить
16-разрядные двоичные числа, они объединяются в пары BC, DE, HL.
Указатель стека SP служит для адресации особого вида памяти, называемого стеком.
Счетчик команд PC предназначен для хранения адреса команды.
Арифметическо-логическое устройство (АЛУ). В 8-разрядном АЛУ предусмотрена
возможность выполнения четырех арифметических операций , четырех видов
логических, а также четырех видов циклического сдвига.
При выполнении этих операций одним из операндов служит содержимое аккумулятора и
результат операции помещает
только над содержимым аккумулятора. Предусмотрена возможность выполнения
арифметических операций над десятичными числами.
Регистр признаков (РП). Этот 5-разрядный регистр предназначен для хранения
определенных признаков, выявляемых в числе, которое представляет собой результат
выполнения некоторых операций. Пять триггеров этого регистра имеют следующее
назначение:
триггер Тс - триггер переноса
триггер Тz - триггер нуля
триггер Тs - триггер знака
триггер Тp - триггер переноса
триггер Тv - триггер дополнительного переноса
Блок управления. Состоит из регистра команд, куда принимается первый байт
команды и управляющего устройства, формирующего управляющие сигналы, под
действием которых выполняются микрооперации в отдельных узлах.
Буферы. Буферы данных и буферы адреса обеспечивают связь центрального процессора
с внешними шинами данных и адреса. Использование буферов с тремя состояниями
позволяет процессору отключаться от внешних шин, предоставляя их в распоряжение
внешних устройств, а также позволяет использовать одну и туже шину как для
приема данных так и для передачи.
Структурная схема БИС КР580ИК80.
4096х8 RAM(ОЗУ) 2к х 4
Алгоритм: