Выборочные ответы к государственному экзамену факультета ВМС специальности 2201

(Начало вопроса
см. Билет № 3 вопрос
№1)

Для микроЭВМ
и микропроцессоров
типичной является
такая организация,
при которой
их внутренние
регистры используются
в различных
целях. Система
связей у этих
регистров как
правило, централизованная
(магистральная),
обеспечивающая
возможность
разнообразных
межрегистровых
пересылок, в
том числе передач
в АЛУ и из АЛУ.
В связи с этим
часто собственные
регистры АЛУ
(регистры,
используемые
только для
выполнения
арифметических
и логических
операций) в
микропроцессорах
отсутствуют.
Это дает повод
рассматривать
АЛУ микропроцессоров
как комбинационную
схему, выполняющую
арифметические
и логические
операции над
операндами,
находящихся
в регистрах
микропроцессора.
Результат
операции засылается
в некоторый
регистр микропроцессора.
Подобные АЛУ
входят в состав
микропроцессоров
К580, К1810 и др.

В процессе
выполнения
операций
комбинационное
АЛУ взаимодействует
с регистрами
микропроцессора,
являющиеся
обычно источниками
и приемниками
операндов для
такого АЛУ, при
этом как правило
один и тот же
регистр может
рассматриваться
и как источник
и как приемник
информации.
Для реализации
такой возможности
необходимо
осуществлять
временное
запоминание
промежуточных
результатов
на отдельных
регистрах. С
этой целью
используют
либо регистры
для кратковременного
запоминания
операндов, либо
регистры для
кратковременного
запоминания
результата.
На рисунке
показана схема
включения
комбинационного
АЛУ в контур
с регистрами
микропроцессора
для выполнения
арифметических
операций. В
приведенной
схеме имеются
регистры процессора
РгП (регистр
признака результата),
РгАкк (Аккумулятор),
Рг1, … Ргm,
которые могут
использоваться
произвольным
образом, и регистры
временного
хранения операндов
РгА и РгБ, в которые
при выполнении
арифметических
и логических
операций загружаются
операнды. Пусть
, например,
выполняется
операция сложения
двух чисел,
находящихся
в регистрах
процессора
Ргi и
Ргj,
с засылкой
результата
в Ргj .
Эта операция
потребует
сначала пересылки
содержимого
Ргi и
Ргj в
РгА и РгБ , а затем
загрузки результата
, сформированного
АЛУ, в Ргj.
Отсутствие
РгА привело
бы к возникновению
порочной петли,
так как изменения
состояний РгJ
влекли
бы за собой
новые изменения
состояний Ргj.

АЛУ , используемые
в рассматриваемых
схемах , представляют
собой комбинационные
схемы, настраиваемые
сигналами
микроопераций
на различные
преобразования.
Это может быть
двоичное или
двоично – десятичное
сложение, вычитание,
логическое
умножение и
т.д. При написании
микропрограмм
операций в АЛУ
в микрокомандах
задаются
микрооперации
, определяющие
выбор источников
операндов для
АЛУ , настраивающие
АЛУ на выполнение
различных
преобразований
и указывающие
место занесения
результата,
сформированного
АЛУ.

Рассматриваемая
схема является
фрагментами
микропроцессора,
в котором те
же самые регистры
используются
для других
целей что ведет
к усложнению
программ.

Билет
№13 вопрос №1

Логические
вентили ТТЛ.
(Ключи)

Схема базового
элемента ТТЛ
показана на
рисунке ниже.
Основной особенностью
элементов ТТЛ
является
использование
многоэмиттерных
транзисторов,
специфичных
для интегрального
исполнения
логических
элементов.
Схема соответствует
элементу ТТЛ
с повышенной
нагрузочной
способностью
(1ЛБ556), входящему
в состав широко
применяемой
в ЭВМ системы
элементов –
«серии 155» . В этой
серии логический
0 представляется
сигналом низкого
уровня u00,4
В, а логическая
1 - сигналом
высокого уровня
u12,4
В. Если на все
входы многоэмиттерного
транзистора
МТ (рис.) поданы
положительные
сигналы высокого
уровня u12,4
В (сигналы 1), то
ток через его
базовый резистор
R1
течёт в базу
транзистора
Т1, а затем
усиленный ток
из эмиттера
Т1 поступает
в базу выходного
инвертирующего
транзистора
Т4, открывая
его. При этом
транзистор
Т2 оказывается
закрытым. Транзистор
Т3 также закрывается.
На выходе элемента
возникает
сигнал 0 (приблизительно
равный потенциалу
эмиттера транзистора
Т4). Если на
одном из входов
многоэмиттерного
транзистора
МТ появляется
сигнал низкого
уровня u00,4
В (сигнал 0), то
транзистор
Т1закрывается,
что приводит
к запиранию
транзистора
Т4. При этом
транзистор
Т2 работает
как эмиттерный
повторитель,
на базу которого
через резистор
R2
подаётся
высокий уровень
от шины питания
+Ек, и транзистор
Т3 открывается.
На выходе элемента
И возникает
сигнал высокого
уровня u12,4
В (сигнал логической
1). Транзистор
Т3 выполняет
функции коллекторного
резистора с
переменным
сопротивлением
для транзистора
Т4. Резистор
R3 имеет
небольшое
сопротивление
и служит для
ограничения
выходного тока.
Активное переключение
транзисторов
Т3 и Т4 позволяет
элементу ТТЛ
работать на
большое число
нагрузок. Элемент
ТТЛ реализует
функцию И – НЕ
для сигналов
логической
1, представленных
высоким уровнем.
Логическую
функцию такого
элемента записывают
как И – НЕ. Элемент
ТТЛ (рис.) имеет
специальные
выводы К и Э
для расширения
группы входов
("входной логики")
по ИЛИ. При
подключении
к точкам К и Э
основного
элемента ТТЛ
точек К`
и Э` вспомогательного
элемента расширителя
(1ЛП551), изображённого
на рисунке,
логическая
функция, выполняемая
такой схемой,
записывается
как 4И – 2ИЛИ –
НЕ (рис.). Нагрузочная
способность
схем ТТЛ допускает
подключение
к выходу элемента
до десяти логических
элементов.
Время задержки
сигнала в элементе
ТТЛ следует
относить к
интегральным
логическим
элементам
среднего
быстродействия.

Для не резервированных
ЭВМ (не содержащих
дублированных
устройств)
последовательность
вычислений
следующая.
Сначала необходимо
определить
интенсивности
отказов устройств

_____

каждого типа
0i,i=
1, N _ ,
где N - число
устройств,
входящих в
состав ЭВМ.
Величины 0i
определяются
по формуле
__

__ 0i
=1/ Т0i,
__

где Т0i
– среднее время
наработки на
отказ устройства
i – го типа.
Значения Т0i
берутся из
эксплуатационной
документации
на соответствующие
устройства
ЭВМ либо вычисляются
по результатам
наблюдений
за работой
машины. Интенсивность
отказов ЭВМ
в целом (суммарная
интенсивность
отказов ЭВМ)
вычисляется
по формуле

N

0=
0iki
,

i=1

где ki-
коэффициент,
определяющий
, насколько
интенсивно
используется
устройство
i - го типа
при совместной
работе с другими
устройствами
в составе ЭВМ.
Например:

Тип
устройства: Коэффициент
использования:

Печатающие
устройства
… 0,1

ВЗУ 0,9

Графические
устройства 0,05

УВВ
на ЭЛТ 0,1

При отсутствии
устройства
какого – либо
типа ki
принимается
равным 0. Зная
0 , вычисляем
среднее значение
наработки на
отказ машины:
___

То=1/0
__

Среднее время
восстановления
после отказа
работоспособности
ЭВМ Т в.о вычисляется
по формуле :

___ __ N __ __ ___

Т в.о= То 
(ki Tв.о.i)/Toi
где Tв.о.i
– среднее время
восстановления
i – го устройства

i=1
__

после отказа
. Интенсивность
потока восстановлений
в.о
= 1/ Т в.о.

Билет
№1 вопрос №1

Понятие
о системах
элементов.
Состав системы
элементов.
Функциональные
наборы логических
элементов.

Системой или
(комплексом
, серией) логических
элементов ЭВМ
называется
предназначенный
для построения
цифровых устройств,
функционально
полный набор
логических
элементов,
объединяемый
общими электрическими,
конструктивными
и технологическими
параметрами,
использующий
одинаковый
способ представления
информации
и одинаковый
тип межэлементных
связей. Система
элементов чаще
всего избыточна
по своему
функциональному
составу, что
позволяет
строить схемы,
более экономичные
по количеству
элементов.
(Состав) Системы
элементов
содержат элементы
для выполнения
логических
операций,а
также элементы
для усиления
и, восстановления
и формирования
стандартной
формы сигналов.
В настоящее
время применяют
в основном
системы логических
элементов с
потенциальным
способом
представления
информации
(потенциальные
системы логических
элементов).
Элементы представляют
собой микро
миниатюризированные
электронные
схемы, сформированные
в кристалле
кремния посредством
специальных
технологических
процессов. В
большинстве
современных
серий в качестве
типовых используются
элементы выполняющие
логические
операции, такие
как И-НЕ,ИЛИ-НЕ,И-ИЛИ,И-ИЛИ-НЕ
и др. триггеры
и, кроме того,
сложные функциональные
элементы,
представляющие
собой узлы ЭВМ.
Основными
параметрами
системы логических
элементов
являются: питающие
напряжения
и сигналы для
представления
логического
нуля и единицы,
коэффициенты
объединения
по входам И и
ИЛИ, нагрузочная
способность
(коэффициент
разветвления
по выходам)
помехоустойчивость,
рассеиваемая
мощность ,
быстродействие.
Для логических
элементов
указывается
полярность
и уровни входного
и выходного
сигналов. В
дальнейшем
будем считать
0 – низкий уровень,
1 высокий уровень
если не оговорено
обратное. Коэффициент
объединения
по входу определяет
максимально
возможное число
входов логического
элемента. Увеличение
числа входов
связано с усложнением
схемы элементов
и привод к ухудшению
других параметров
элемента. Коэффициент
разветвления
по выходу показывает,
на сколько
входов логических
элементов может
быть одновременно
нагружен выход
данного логического
элемента.
Помехоустойчивость.
Помехой называется
нежелательное
электрическое
воздействие
(напр. Пульсации
напряжения
питания и т.д.)
на логический
элемент, которое
может привести
к искажению
преобразуемых
и хранимых
данных. Помехоустойчивость
есть способность
элемента правильно
функционировать
при наличии
помех, она
определяется
максимально
допустимым
напряжением
помехи, при
котором не
происходит
сбоя в его работе.
Быстродействие
логических
элементов
является одним
из важнейших
параметров
и характеризуется
средним временем
задержки
распространения
сигнала t
з.ср.= (tз.1
+ tз.2.)/2
, где tз.1 и
tз.2 – задержка
выходного
сигнала относительно
фронта и спада
входного сигнала.
Большинство
систем интегральной
логики принадлежит
к потенциальной
системе. Их
принято классифицировать
по типу компонентов,
на которых
реализуется
логические
функции. Основные,
часто употребляемые
типы интегральных
элементов:
потенциальные
элементы транзисторно
– транзисторной
логики (ТТЛ),
потенциальные
элементы
транзисторной
логики с эмиттерными
связями (ЭСЛ)
и элементы на
МОП – транзисторах.

Билет
№10 вопрос №2

Многомашинные
и микропроцессорные
ВС. Принципы
организации.
Сравнительный
анализ.

ВТ в
своем развитии
по пути повышения
быстродействия
ЭВМ приблизилась
к физическим
пределам. Время
переключения
электронных
схем достигло
долей наносекунды,
а скорость
распространения
сигналов в
линиях, связывающие
элементы и узлы
машины ограничена
значением 30
см/нс (скорость
света). Поэтому
дальнейшее
уменьшение
времени переключения
электронных
схем не позволит
существенно
повысить
производительность
ЭВМ. В этих условиях
требования
практики по
дальнейшему
повышению
быстродействия
ЭВМ могут быть
удовлетворены
только путем
распространения
принципа параллелизма
на сами устройства
обработки
информации
и создания
многомашинных
и многопроцессорных
вычислительных
систем. Такие
системы позволяют
производить
распараллеливание
во времени
выполнения
программы или
параллельное
выполнение
нескольких
программ. Работа
в системах
обработки
данных и управления,
особенно при
работе в режиме
реального
времени требует
высокой надежности,
и готовности
что решается
на основе принципа
избыточности,
и ориентирует
на построение
такого рода
комплексов.
Различие и
принципы организации
многомашинной
и многопроцессорной
ВС поясняет
рисунок данный
ниже:

Многомашинная
(ММС) ВС содержит
несколько ЭВМ,
каждая их которых
имеет свою ОП
и работает под
управлением
своей операционной
системы, а так
же средства
обмена информации
между машинами.
Реализация
обмена информацией
происходит
в конечном
итоге путем
взаимодействия
операционных
систем разных
машин между
собой. Это ухудшает
динамические
характеристики
процессов
межмашинного
обмена данными.
Их применение
позволяет
повысить надежность
вычислительных
установок. При
отказе в одной
машине обработку
данных может
продолжить
другая машина.
Однако можно
заметить, что
при этом оборудование
комплекса
недостаточно
эффективно
используется
для этой цели.
Достаточно
в этой системе
в каждой из
машин выйти
из строя хотя
бы по одному
устройству
как вся система
становится
неработоспособной.
Этих недостатков
лишены многопроцессорные
системы (МПС).
В них процессоры
обретают статус
рядовых агрегатов
вычислительной
системы, которые
подобно другим
агрегатам,
таким как модули
памяти, каналы,
ПУ, включаются
в состав системы
в нужном количестве.
Вычислительная
система называется
многопроцессорной,
если она содержит
несколько
процессоров,
работающей
с общей ОП и
управляется
одной общей
операционной
системой. Часто
в МПС организуется
общее поле
внешней памяти.
Под общим полем
подразумевается
равнодоступность
устройства.
Для памяти это
означает что
все модули
памяти, доступны
всем процессорам
и каналам ввода
вывода (или
всем ПУ в случае
наличия общего
интерфейса).
В МПС по сравнению
с ММС достигается
более быстрый
обмен информацией
между процессорами
через общую
ОП, и поэтому
может быть
получена более
высокая производительность,
более быстрая
реакция на
ситуации,
возникающими
внутри системы
и ее внешней
среде, и более
высокую надежности
и живучесть,
так как система
сохраняет
работоспособность
пока работоспособны
хотя бы по одному
модулю каждого
типа устройства.
Однако построение
ММС из стандартно
выпускаемых
ЭВМ с их стандартными
операционными
системами,
значительно
проще, чем построение
МПС, требующих
преодоления
определенных
трудностей,
возникающих
при реализации
общего поля
ОП, и главное
трудоемкой
разработки
специальной
операционной
системы. В настоящее
время данная
проблема решена
путем создания
плат построенных
на чипсете
фирмы INTEL PR440FX
второе название
Providence и операционной
системы Windows
NT ( New Technology) .При их создании
возникает
множество
проблем , среди
которых осуществление
быстродействующих
экономичных
по аппаратурным
затратам межмодульных
связей , снижение
потерь производительности
из-за конфликтов
при попытке
нескольких
процессоров
использовать
один и тот же
ресурс. МПС и
ММС сооздаваемые
путем комплесирования
оборудования
нескольких
серийных ЭВМ
, часто называют
вычислительными
комплексами
ВК, обычно
управляющей
каким – либо
обьектом. На
основе многопроцессорности
и модульного
принципа построения
других устройств
системы возможно
создание
отказоустойчивых
систем или
так назвыаемых
систем повышенной
живучести. ММС
и МПС могут
быть однородными
и неоднородными.
Однородные
системы содержат
однотипные
ЭВМ или процессоры.
Неоднородные
ММС состоят
из ЭВМ различного
типа а в неоднородных
МПС используются
различные
специализированнные
процессоры,
например рпоцессоры
для операций
над числами
с плавающей
точкой , для
обработки
десятичных
чисел, процессор
реализующий
функции операционной
системы и др.
МПС и ММС могут
иметь одноуровневую
и иерархическую
структуру. В
первом случае
машины (процессоры)
системы образуют
один общий
уровень обработки
данных , а во
втором система
содержит отдельные
машины (процессоры)
для выполнения
различных
уровней обработки
информации
. Обычно менее
мощная машина
(саттелит) берет
на себя ввод
информации
с различных
терминалов
и ее предварительныю
обработку ,
разгружая от
этих сравнительно
простых операций
, основную, более
мощную ЭВМ, чем
достигается
увеличение
общей пропускной
способности
комплекса.
Обычно саттелит
– микроЭВМ.
Важной структурной
особенностью
ВС является
способ организации
связи между
устройствами
(модулями) системы.
Он непосредственно
влият на быстроту
обмена информацией
между модулями
системы, а
следовательно
и на производительность,
быстроту реакции
на поступающие
запросы , приспособленность
к изменению
конфигурации,
и , наконец, на
размеры аппаратурных
затрат на
осуществление
межмодульных
связей. В частности
от организации
межмодульных
связей зависит
частота возникновения
конфликтов
при обращении
процессора
к одним и тем
же ресурсам.и
потери производительности
из-за конфликтов.
Используются
следующие
способы организации
межмодульных
связей:

Многоуровневые
связи, соответствующие
иерархии интерфейсов
ЭВМ

Общая
шина

Регулярные
связи между
модулями

Коммутатор
межмодульных
связей

Принципы
организации
МПС и ММС существенно
отличаются
в зависимости
от их предназначения
. Поэтому целесообразно
различать :

ВС,
ориентированные
на повышение
надежности
и живучести

ВС,
ориентированные
на достижение
сверхвысокой
производительности.

Билет
№14 вопрос №1

Управляющие
микро-ЭВМ и
промышленные
контроллеры

Под управлением
понимают
целенаправленное
воздействие
на объект, в
результате
которого он
переходит в
требуемое
состояние.
Объектом будем
называть ту
часть окружающей
среды, на которую
можно воздействовать
с определенной
целью. Состояние
Y объекта
можно описать
параметрами,
характеризующими
его в каждый
момент времени.
Объект управления
существует
не просто сам
по себе, а в
окружающей
его среде, которая
постоянно
воздействует
на его состояние.
Эти воздействия
окружающей
среды можно
разделить на
три группы 1)
Объективно
существующие
и наблюдаемые
(вход объекта
Х). 2) управляющие
воздействия,
с помощью которых
происходит
управление
объектом (управляющий
вход U0)
3) возмущения
Е (не измеряемые
параметры
среды, и всякого
рода случайные
изменения
объекта).
Управляющие
воздействия
обьекта U0
подаются
на объект
с определенной
целью. Цель
управления
– это требуемое
состояние или
последовательность
состояний
объекта во
времени. Если
цель сформулирована
иначе, то ее
надо перевести
на язык состояний
объекта управления.
Использование
микроЭВМ в
системах управления
имеет ряд
особенностей
по сравнении
с использованием
ее в качестве
универсальной
микроЭВМ.
Универсальные
микроЭВМ,
предназначенные
для научно
технических
расчетов или
обработки
информации,
ориентированны
в первую очередь
на взаимодействие
с пользователем.
Задача таких
ЭВМ обрабатывать
данные по запросу
пользователя.
Поэтому в
универсальной
микроЭВМ через
блоки сопряжения
подключаются
блоки ввода
вывода информации.
(примеры) Основная
же задача управляющей
ЭВМ состоит
в том, чтобы на
основании
информации,
получаемой
от датчиков,
вычислить и
передать на
исполнительные
механизмы
управляющие
воздействия.
Как правило,
управляющие
микроЭВМ встраиваются
в оборудование
и настраиваются
на конкретную
область применения.
Поэтому работают
они уже по готовым
программам,
которые хранятся
в ПЗУ. В состав
управляющей
микро ЭВМ обязательно
входят контроллеры
для приема
данных от датчиков
состояния среды
и объекта, а
также для передачи
управляющих
воздействий
на исполнительные
механизмы. В
этих блоках
данные преобразуются
к форме, которую
понимает микроЭВМ.
МикроЭВМ работает
сданными в
цифровом виде,
датчики выдают
ее в аналоговом,
следовательно,
требуется
двустороннее
цифроаналоговое
преобразование,
при котором
каждому измеренному
значению
соответствует
определенный
цифровой код,
с которым и
работает микроЭВМ.
Отличительной
особенностью
работы управляющих
микроЭВМ является
выполнение
ими всех операций
в реальном
масштабе времени.
Термин реальное
время
используют
в тех случаях,
когда требуется
оперативно
реагировать
на входные
сигналы, причем
задержка реакций
должна быть
конечной и не
превышать
определенного
значения. В
различных
приложениях
этот термин
определяется
по-разному. В
управляющих
микроЭВМ вычисление
управляющих
воздействий
за время, больше
требуемого,
приравнивается
к получению
неправильного
результата,
так как ЭВМ
должна оперативно
управлять
объектом. При
работе микроЭВМ
в составе системы
управления
можно решать
следующие
задачи:

Принимать
информацию
от датчиков
о состоянии
окружающей
среды объекта.

Расчитывать
в реальном
времени управляющие
воздействия
и передавать
их на исполнительные
механизмы

Отображать
информацию
о текущем состоянии
системы оператору
на дисплее

Принимать и
обрабатывать
команды оператора
по изменению
условий процесса
управления.

Передавать
и принимать
информацию
от других микроЭВМ.
Особенностью
управляющих
микроЭВМ можно
считать повышенное
требование
к надежности
программного
обеспечения,
так как отказ
может привести
к серьезным
последствиям
в работе реальных
устройств.

Рассмотрим
структуру
микропроцессорной
системы управления.
Устройство
управления
в данной системе
включает в себя
управляющую
микроЭВМ, но
в общем случае
может содержать
вычислительную
систему. Алгоритмы
управления
реализованы
в виде программ,
хранящихся
в памяти ЭВМ.
Интерфейсные
блоки предназначены
для связи с
объектом управления
(главными и
вспомогательными
приводами и
электроавтоматикой
станка) и периферийным
оборудованием;
пульт оператора
для выдачи
команд в микроЭВМ
на специальном
языке. Измерительные
контроллеры
преобразуют
и выдают в микроЭВМ
в цифровом виде
показания
датчиков о
состоянии
объекта и среды.
В состав интерфейсных
блоков связи
и контроллеров
могут входить
микропроцессоры,
в этом случае
процессор
освобождается
от рутинных
функций по
вводу/выводу
и предварительной
обработки
информации.

При построении
систем управления
сложными объектами
такой объект
разбивается
на части и строится
система управления
аналогичная
этой, затем
соединяется
через центральную
ЭВМ.

Для
управления
внешними устройствами
приходится
выполнять на
микроЭВМ сложную
последовательность
действий, связанных
с проверкой
различных
условий и передачей
данных. Задачи
передачи данных
требуют быстрого
выполнения
логических
операций в
многократно
выполняющихся
алгоритмах,
не меняющихся
в процессе
работы. Наиболее
эффективно
в качестве
аппаратной
реализации
таких алгоритмов
использовать
микроконтроллеры
– спец. управляющие
микро ЭВМ, которые
работают в
реальном масштабе
времени по
некоторым
фиксированным
рабочим программам,
размешенных
в ПЗУ. Использование
микроконтроллеров
для управления
внешними устройствами
разгружает
центральный
процессор
микроЭВМ от
излишне детального
управления.
Наиболее
распространены
микроконтроллеры
трех типов.1)
Ориентированные
на реализацию
алгоритмов
логического
типа и предназначенные
для замены
релейных и
логических
схем электроавтоматики
командоппаратов.
2) ориентированные
на реализацию
алгоритмов
автоматического
регулирования
аналоговых
и аналого-дискретных
технологических
процессов и
предназначенные
для замены
различных
аналоговых
и цифровых
регуляторов.
3) Ориентированные
на реализацию
спец. алгоритмов
управления
и предназнач.
для управления
игровыми автоматами,
светофорами
и т.д.

Для не резервированных
ЭВМ (не содержащих
дублированных
устройств)
последовательность
вычислений
следующая.
Сначала необходимо
определить
интенсивности
отказов устройств

_____

каждого типа
0i,i=
1, N _ ,
где N - число
устройств,
входящих в
состав ЭВМ.
Величины 0i
определяются
по формуле
__

__ 0i
=1/ Т0i,
__

где Т0i
– среднее время
наработки на
отказ устройства
i – го типа.
Значения Т0i
берутся из
эксплуатационной
документации
на соответствующие
устройства
ЭВМ либо вычисляются
по результатам
наблюдений
за работой
машины. Интенсивность
отказов ЭВМ
в целом (суммарная
интенсивность
отказов ЭВМ)
вычисляется
по формуле

N

0=
0iki
,

i=1

где ki-
коэффициент,
определяющий
, насколько
интенсивно
используется
устройство
i - го типа
при совместной
работе с другими
устройствами
в составе ЭВМ.
Например:

Тип
устройства: Коэффициент
использования:

Печатающие
устройства
… 0,1

ВЗУ 0,9

Графические
устройства 0,05

УВВ
на ЭЛТ 0,1

При отсутствии
устройства,
какого – либо
типа ki
принимается
равным 0. Зная
0 , вычисляем
среднее значение
наработки на
отказ машины:
___

То=1/0
__

Среднее время
восстановления
после отказа
работоспособности
ЭВМ Т в.о вычисляется
по формуле:

___ __ N __ __ ___

Т в.о= То 
(ki Tв.о.i)/Toi
где Tв.о.i
– среднее время
восстановления
i – го устройства

i=1
__

после отказа
. Интенсивность
потока восстановлений
в.о
= 1/ Т в.о.

Билет
№15 вопрос №2

Команды
микропроцессора

Выполнение
команды состоит
из отдельных
машинных операций.
В данном случае
под операцией
понимают
преобразование
информации,
выполняемое
машиной под
воздействием
одной команды.
Содержанием
машинной операции
может быть
запоминание,
передача,
арифметическое
и логическое
преобразование
некоторых
машинных слов
(операндов).
Команда представляет
собой код, содержащий
информацию,
необходимую
для управления
машинной операцией.
Команда должна
указывать: а)
операцию, подлежащую
выполнению;
б) операнды,
над которыми
выполняется
операция; в)
адрес, куда
должен быть
помещен результат
операции; г)
следующую
команду (или
откуда она
должна быть
взята). Команда
состоит из
операционной
и адресной
частей. Операционная
часть содержит
КОП, т.е. некоторое
число, которое
задает вид
операции (сложение,
умножение,
передача и
т.д.). Адресная
часть команды
содержит информацию
об адресах
операндов и
результатах
операции, а в
некоторых
случаях информацию
об адресе следующей
команды. Количество
двоичных разрядов,
отведенных
под код операции,
выбирается
таким, чтобы
можно было
представить
все выполняемые
операции. Если
ЭВМ выполняет
М различных
операции, то
число разрядов
в КОП должно
быть не меньше
log2M.
Для упрощения
аппаратуры
и упрощения
быстродействия
ЭВМ длина формата
команды должна
быть согласована
с выбираемой
из требований
точности вычислений
длиной обрабатываемых
машиной слов
(операндов) с
тем, чтобы для
операндов и
команд можно
было эффективно
использовать
одни и те же
память и аппаратные
средства обработки
информации.
Это согласование
достигается
укорачиванием
формата команды
путём применения
подразумеваемой,
а также относительной
и косвенной
адресации и
некоторых
других приёмов.
Обычно код
команды имеет
формат машинного
слова или полуслова,
реже полутора
или двух слов.
В некоторых
машинах для
представления
команд используется
несколько
различных
форматов. На
рисунке схематично
показаны различные
структуры кода
команды. В самом
общем случае
адресная часть
должна содержать
четыре адреса
или адресных
кода (рис.) для
указания ячеек,
содержащих
два операнда,
участвующих
в операции,
ячейки, в которую
помещается
результат
операции, и
ячейки, содержащей
следующую
команду. Такой
порядок выборки
команд называется
принудительным.
Он использовался
в некоторых
первых моделях
ЭВМ. Четырехадресные
команды в настоящее
время не применяются.
Можно установить,
как это принято
для большинства
машин, что после
выполнения
данной команды,
расположенной
в ячейке k,
выполняется
команда из
следующей по
порядку (k+1)-й
ячейки. Такой
порядок выборки
команд называется
естественным.
Он нарушается
только специальными
командами. В
таком случае
теряется
необходимость
указывать в
команде адрес
следующей
команды. В
трёхадресной
команде (рис.)
первый и второй
адреса указывают
ячейки памяти,
в которых расположены
операнды, а
третий адрес
определяет
ячейку, в которую
помещается
результат
операции. Следует
отметить, что
очень часто
в качестве
операндов
используются
результаты
предыдущих
операций, хранимые
в триггерных
регистрах
машины. В этом
случае выполняемая
операция приобретает
характер одно-
или двухадресный,
а трёхадресный
формат используется
неэффективно.
По указанным
причинам в
современных
ЭВМ применяют,
как правило,
одно- и двухадресные
команды и их
модификации.

По характеру
выполняемых
операций различают
следующие
основные группы
команд: а)команды
арифметических
операций для
чисел с фиксированной
и плавающей
запятой; б)команды
десятичной
арифметики;
в) команды логических
(поразрядных)
операций (И,ИЛИ
и др.); г) команды
передачи кодов;
д) команды операций
ввода-вывода;
е) команды управления
порядком исполнения
команд (команды
передачи управления)
и некоторые
другие.

Билет
№ 16 вопрос №1

Принципы
построения
семейства
микроЭВМ СМ
1800

Семейство
микроЭВМ СМ
1800 включает в
себя следующие
типы микроЭВМ:
СМ1800, СМ1804, СМ1810, СМ1814.
МикроЭВМ СМ1800
и СМ1804 построены
на базе 8-разрядного
микропроцессора
КР580ИК80А. МикроЭВМ
СМ1810 и СМ1814 построены
на база 16-разрядного
микропроцессора
К1810ВМ86. В основу
построения
семейства
микроЭВМ СМ1800
положен модульный
принцип, суть
которого состоит
в том, что машины
выполняются
из функционально
законченных
устройств
(модулей) в виде
одной или двух
печатных плат,
объединенных
интерфейсом
И41. Универсальность
интерфейса
И41 и модульность
ЭВМ позволяют
комплексировать
многопроцессорные
системы на
уровне печатных
плат, что обеспечивает
высокую гибкость
при создании
управляющих
и вычислительных
комплексов,
а так же открытость
микроЭВМ как
системы. Открытость
микроЭВМ создает
условия для
расширения
номенклатуры
модулей и развития
СМ1800. Так при
создании микроЭВМ
СМ1810 использованы
новая элементная
база и конструктивная
реализация.
Основу элементной
базы семейства
микроЭВМ СМ1800
составляют
микропроцессорные
наборы КР580 и
К1810. Микропроцессорный
набор К1810 представляет
собой третье
поколение
микропроцессоров.
Он расширяется
арифметическим
сопроцессором,
аналогичным
микропроцессору
i8087 фирмы
Intel, и
процессором
ввода-вывода
КМ1810ВМ89. Модульная
структура
набора К1810 базируется
на трех основных
принципах:

Основные функции
проектируемой
системы распределены
между специальными
элементами

Многопроцессорный
режим работы
реализуется
аппаратно

Иерархическая
структура
интерфейса
обеспечивает
эффективную
обработку
потока данных
в высокопроизводительных
системах.

Основной
микропроцессор
К1810ВМ86 имеет
следующие
характеристики:

Тактовая частота
– 5МГц

Корпус – 40 контактный

Разрядность
– 16

Диапазон адресации
– до 1 Мб для памяти
, 64 Кб для устройств
ввода-вывода

Передача данных
и адреса – по
одной физической
линии с мультиплексированием
по времени
(данные после
адреса).

Микропроцессор
К1810ВМ86 имеет два
режима работы:
минимальный
и максимальный.
В минимальном
режиме микропроцессор
формирует
управляющие
сигналы для
памяти и устройств
ввода-вывода,
обеспечивая
однопроцессорный
режим работы.
В максимальном
режиме сигналы
управления
памятью и
устройствами
ввода-вывода
формируются
контроллером
КР1810ВГ88 на основании
информации
о состоянии
микропроцессора.
Линии, используемые
в минимальном
режиме для
управления
памятью и
устройствами
ввода-вывода,
в максимальном
режиме обеспечивают
аппаратную
реализацию
многопроцессорного
режима работы.
Сопроцессор
i8087 представляет
собой 40 –контактную
БИС и предназначен
для выполнения
арифметических
операций с
плавающей
запятой. При
его отсутствии
они выполняются
программно
что существенно
снижает производительность
системы. Микропроцессор
ввода-вывода
КМ1810ВМ89 обычно
работает под
управлением
центрального
процессора
К1810ВМ86, но может
использоваться
самостоятельно
в контроллерах
ввода-вывода.
Он имеет два
независимых
программно
– управляемых
канала ввода-вывода,
которые осуществляют
обмен данными
по прямому
доступу в память
со скоростью
до 1,25 Мб/с.
Сочетая высокую
скорость передачи
информации
с программируемой
логикой, микропроцессор
КМ1810ВМ89 повышает
эффективность
системы, освобождая
центральный
процессор от
рутинных операций
по обработке
информации
устройств
ввода-вывода.

Контроллер
прерываний
К1810ВИ59А предназначен
для обработки
сигналов прерываний,
поступающих
от периферийных
устройств, и
работает совместно
с основным
микропроцессором
К1810ВМ86. Он принимает
запросы от
восьми источников,
при каскадном
подключении
дополнительных
контроллеров
ВИ59А число
источников
можно увеличить
до 64. Тактовый
генератор
К1810ГФ84 предназначен
для формирования
сигналов частотой
5 МГц, синхронизирующих
работу микропроцессора
К1810ВМ86, кроме
того, формирует
сигналы СБРОС
и ГОТОВНОСТЬ.
Буферные 8 разрядные
регистры КР580ИР82
и ИР83 используются
при демультиплексирования
магистрали
адреса – данных
микропроцессора
К1810ВМ86. Формирователи
магистрали
8 – разрядные
КР580ВА86 и ВА87
предназначены
для обеспечения
необходимой
мощности интерфейсных
сигналов, выходящих
за пределы
платы, они
представляют
собой биполярные
приемопередатчики
с трех стабильными
выходами. Контроллер
магистрали
КР1810ВГ88 предназначен
для декодирования
байта состояния
микропроцессора
КМ1810ВМ89 или ВМ86
(в максимальном
режиме), осуществляет
генерацию во
времени команд
и управляющих
сигналов для
системной
магистрали.
Он также выдает
сигнал стробирования
адреса в буферные
регистры КР580ИР82
и ИР83 во время
демультиплексирования
адреса – данных
от микропроцессора
К1810ВМ86. Арбитр
шины КР1810ВБ89
предоставляет
системную
магистраль
одному из нескольких
задатчиков,
которые выставили
запрос на захват
магистрали
для доступа
к ресурсам
системы, например
общей памяти.

На рисунке
показана типовая
модульная
структура
системы, которую
можно построить
на базе микропроцессорных
наборов К580 и
К1810. Как видно
из рисунка,
возможны системные
и локальные
магистрали,
объединяющие
несколько
процессоров.
Микропроцессоры
всегда связаны
с локальной
магистралью,
а запоминающие
устройства,
устройства
ввода-вывода
и модули процессора
– с системной
магистралью.
Локальная
магистраль
реализуется
микропроцессором
К1810ВМ86 и координирует
работу нескольких
процессоров
и сопроцессоров.
Так в модуле
центрального
процессора
МЦП-16 микроЭВМ
СМ 1810 локальная
магистраль
связывает
микропроцессор
К1810ВМ86 и сопроцессор
i8087. Системная
магистраль
состоит из пяти
наборов сигналов:
адреса, данных,
управления,
прерывания
арбитража.
Интерфейс И41
– пример общей
системной
магистрали,
которая позволяет
координировать
работу модулей,
выполняющих
различные
функции. Возможна
также локальная
системная
магистраль,
не выходящая
за пределы
модуля процессора,
но позволяющая
присоединять
дополнительные
устройства
непосредственно
к процессору.
Она недоступна
со стороны
модулей системы,
объединенных
общей системной
магистралью.
Локальная
системная
магистраль
разгружает
общую и позволяет
процессорному
модулю осуществлять
обмен информацией
со своими
устройствами,
освобождая
общую системную
магистраль
для работы с
другими модулями.
Таким образом,
процессоры,
узлы управления
интерфейсами,
объединенные
локальной
магистралью,
и устройства,
объединенные
локальной
системной
магистралью
(в данном случае
локальная
память и локальный
ввод вывод),
образуют модуль
процессора.
Простейший
модуль состоит
из микропроцессора,
узла управления
локальным
интерфейсом,
объединяющим
локальную
память и управления
локальными
устройствами
ввода- вывода.
Описанная
структура
построения
используется
при проектировании
одноплатных
ЭВМ, не имеющих
возможностей
расширения.
На рис. Показан
модуль процессора,
предназначенный
для работы в
расширяемой
модульной
многопроцессорной
системе. Узлы
управления
общей системной
магистралью
обеспечивают
доступ модуля
к общей памяти
и обмен информацией
с другими
процессорными
модулями. Если
в системе имеется
несколько
процессоров,
то все запоминающие
устройства
и устройства
ввода-вывода,
подсоединенные
к общей системной
магистрали,
доступны процессорным
модулям. Арбитры
магистрали
КР1810ВБ89 в каждом
модуле процессора
обеспечивают
доступ модулей
к общей системной
магистрали,
следовательно,
к общей памяти
и устройствам
ввода - вывода.

Значительно
чаще используется
минимальный
режим работы
с разделением
магистрали
адреса-данных.
На рис. 2 показана
схема реализации
этого режима.
Два буферных
регистра КР580ИР82/83
позволяют
получить доступ
к памяти объемом
64 Кб. Добавив
третий буферный
регистр, объем
можно увеличить
до 1 Мб. Этот режим
работы позволяет
эффективно
использовать
компоненты
из микропроцессорного
набора К580. Формирователи
КР580ВА86/87
могут объединять
по схеме ИЛИ
магистрали
данных от нескольких
источников
информации.
Контроллер
прерываний
КР1810ВИ59А обеспечивает
реакцию процессора
на любой из
восьми возможных
запросов на
прерывание,
при этом не
требуется
опрашивать
регистры состояний
источников
прерываний,
так как контроллер
формирует код
переданного
микропроцессору
источника
прерывания.
Минимальный
режим работы
набора К1810 широко
применяется
при проектировании
персональных
ЭВМ.