РОССИЙСКОЙ ФЕДЕРАЦИИ
ТОМСКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ СИСТЕМ УПРАВЛЕНИЯ И РАДИОЭЛЕКТРОНИКИ (ТУСУР)
Кафедра комплексной информационной безопасности электронно-вычислительных систем (КИБЭВС)
Курсовая работа
по дисциплине «Электроника и схемотехника»
Тема: Проектирование преобразователя кода (ПК)
Выполнил:
Студент
гр. 523-3
Захаров Д.М.
Проверил:
Доцент кафедры ИИТ
Шибаев А.А.
2005 г.
ТЕХНИЧЕСКОЕ ЗАДАЕНИЕ НА КУРСОВУЮ РАБОТУ «ПРОЕКТИРОВАНИЕ ПРЕОБРАЗОВАТЕЛЯ КОДА (ПК)»
Выдано студенту гр. 523-3
Тема: Проектирование преобразователя кода (ПК), вариант 14.
Исходные данные (ТЗ):
Входной код Хвх
: G4
– 4-х разрядный код Грея;
Выходной код Y
вых
: 2421 – код формата четырехразрядного двоичного счетчика;
Быстродействие t
зд. р
– 0,3 мксек;
Потребляемая преобразователем кода мощность Рпотр.
– минимально возможная.
Этапы проектирования:
* Полное уяснение принятого к исполнению ТЗ.
* Составление таблицы истинности ПК.
* Написание булевых функций ПК.
* Преобразование булевых функций ПК к выбранному базису.
* Составление структурной схемы ПК.
* Обоснованный выбор элементной базы, представление ИМС.
* Составление электрической схемы в соответствии с ЕСКД.
* Расчеты энергопотребления и быстродействия устройства.
* Выводы о соответствии ТЗ на проектирование достигнутым результатам.
* Выполнить трассировку печатной платы для электрической схемы ПК.
* Оформление приложений:
А. Структурная схема ПК.
Б. Электрическая схема ПК.
В. Поразрядные временные диаграммы для входов и выходов ПК.
СОДЕРЖАНИЕ ПОЯСНИТЕЛЬНОЙ ЗАПИСКИ
1. Задание на проектирование ПК (заполненный бланк ТЗ).
2. Этапы проектирования ПК.
2.1. Составление таблицы истинности ПК.
2.2. Написание булевых функций ПК.
2.3. Минимизация булевых функций ПК.
2.4. Преобразование булевых функций ПК к выбранному базису.
2.5. Составление структурной схемы ПК.
2.6. Обоснованный выбор элементной базы, представление ИМС.
2.7. Составление электрической схемы в соответствии с ЕСКД.
2.8. Расчеты энергопотребления и быстродействия устройства.
2.9. Предусмотреть вход стробирования низким уровнем CS
(
IE
).
3. Заключение. Выводы о соответствии ТЗ на проектирование и достигнутых результатов.
4. Выполнить моделирование разработанного ПК, используя, например, популярный пакет ElectronicsWorkbench (версии 5.12 или ниже), либо доступный Вам на сайте кафедры «Промышленная электроника» ТУСУР пакет ASIMEC (русифицированный и более мощный по используемым математическим средствам моделирующий пакет с отечественными компонентами и с возможностью их редактирования и пополнения библиотеки).
5. Рекомендуемое задание - выполнить трассировку печатной платы для электрической схемы ПК, используя доступные Вам многочисленные (например, ACCELTechP-CAD 2000 (с), CamCadGraphicv.3.8, SpectraAutoRouter 7.0.2, ExpeditionPCB 2000 или другие) прикладные программы.
Выполнение пунктов 4 и 5 не является обязательным, но желательным, т.к. показывает стремление обучающегося не ограничивать себя минимальными знаниями, а работать творчески и в полную силу.
Приложения:
А. Структурная схема ПК.
Б. Электрическая схема ПК.
В. Поразрядные временные диаграммы для входов и выходов ПК.
Г. Трассировка печатной платы для электрической схемы ПК (при выполнении п.4).
2. Этапы проектирования ПК
|
Рис.1. ИМС ПК
2.1. Составления таблицы истинности ПК.
| Входной код Х вх
|
Выходной код
Y вых |
|||||||
| G4
|
2421
|
|||||||
| N | X3
|
X2
|
X1
|
X0
|
Y3
|
Y2
|
Y1
|
Y0
|
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 1 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 1 |
| 2 | 0 | 0 | 1 | 1 | 0 | 0 | 1 | 0 |
| 3 | 0 | 0 | 1 | 0 | 0 | 0 | 1 | 1 |
| 4 | 0 | 1 | 1 | 0 | 0 | 1 | 0 | 0 |
| 5 | 0 | 1 | 1 | 1 | 1 | 0 | 1 | 1 |
| 6 | 0 | 1 | 0 | 1 | 1 | 1 | 0 | 0 |
| 7 | 0 | 1 | 0 | 0 | 1 | 1 | 0 | 1 |
| 8 | 1 | 1 | 0 | 0 | 1 | 1 | 1 | 0 |
| 9 | 1 | 1 | 0 | 1 | 1 | 1 | 1 | 1 |
2.2. Написание булевых функций ПК.
Булевы функции семи выходов ПК (для каждого из сегментов) записываются в дизъюнктивной нормальной форме и приведены ниже:
;
;
Данная система булевых функций не является минимальной и привела бы к существенной избыточности структуры ПК при реализации на ее основе. Поэтому следующим логическим шагом процедуры проектирования является минимизация булевых функций ПК.
Для минимизации булевых функций используем правила алгебры Буля и процедуру Карт Карно:
Сегмент
Y
3
:
исходная булева функция: ;
Х1
Х3
|
00 | 01 | 11 | 10 |
| 00 | 0 | 0 | 0 | 0 |
| 01 | 1 | 1 | 1 | 0 |
| 11 | 1 | 1 | х | х |
| 10 | х | х | х | х |
Где Х – Нейтральные позиции.
Сегмент
Y
2
:
исходная булева функция:
;
Х1
Х3
|
00 | 01 | 11 | 10 |
| 00 | 0 | 0 | 0 | 0 |
| 01 | 1 | 1 | 0 | 1 |
| 11 | 1 | 1 | х | х |
| 10 | х | х | х | х |
;
Сегмент
Y
1
:
исходная булева функция:
;
Х1
Х3
|
00 | 01 | 11 | 10 |
| 00 | 0 | 0 | 1 | 1 |
| 01 | 0 | 0 | 1 | 0 |
| 11 | 1 | 1 | x | x |
| 10 | x |
x |
x | x |
;
Сегмент
Y
0
:
исходная булева функция:
Х1
Х3
|
00 | 01 | 11 | 10 |
| 00 | 0 | 1 | 0 | 1 |
| 01 | 1 | 0 | 1 | 0 |
| 11 | 0 | 1 | x | x |
| 10 | x | x | x | x |
2.4. Преобразование булевых функций ПК к выбранному базису
Минимальные булевы функции ПК получены в произвольном логическом базисе. Приведем систему булевых функций к единому логическому базису И-НЕ.
Для этого каждое уравнение подвергнем двойному инвертированию и преобразуем в соответствии с правилом де Моргана.
Полученные таким образом булевы функции записаны в едином базисе И-НЕ
и являются основой для составления структурной схемы ПК.
2.5. Составление структурной схемы ПК (приложение А)
Структурная схема ПК составляется непосредственно по полученным минимальным булевым функциям единого базиса И-НЕ.
В выражении каждой булевой функции просматривается три указания по рациональному вычерчиванию структурной схемы. Все входящие в них переменные представлены тремя уровнями. Нижний уровень переменных - сами входные переменные и их инверсии. За реализацию этого уровня переменных отвечает «слой» инверторов, расположенных на структурной схеме рис. 2 слева (I). В целях унификации типов логических ИМС инверторы выполняются на базе двухвходовых логических элементов И-НЕ
с объединенными входами. Далее для удобства рисования структурной схемы наносятся вертикальные шины входных переменных и их инверсий.
Следующий уровень переменных - конъюнкции из двух, трех или четырех переменных нижнего уровня. Слой конъюнкторов (II) содержит двух-, трех - или четырехвходовые логические элементы И-НЕ.
Разводка входов элементов выполняется на основе выражений булевых функций для соответствующих выходов Yi
.
Наконец, верхним уровнем переменных являются сами выходные переменные ПК. Они также реализуются на выходах двух- или трех- входовых логических элементов И-НЕ,
как это следует из выражений булевых функций.
Однако для осуществления функции стробирования CS
низким уровнем, количество входов каждого логического элемента И-НЕ
последнего уровня (III) увеличено на единицу. Вход стробирования CS
заведен на каждый логический элемент последнего уровня. В результате этого при CS
=0 все Yi
=
1 и какую бы комбинацию мы не подали на вход, на выходе ничего не изменится.
Приложение А:
Структурная схема ПК
2.6. Обоснованный выбор элементной базы, представление ИМС
Подсчет количества логических элементов разного типа по структурной схеме дает следующие результаты: 12х2И-НЕ
, 5х3И-НЕ
, 2х4И-НЕ и 1
х6И-НЕ
. Учитывая, что одна ИМС логики (один корпус ИМС) в типовом варианте содержит либо 4х2И-НЕ
, либо 3х3И-НЕ
, либо 2х4И-НЕ
, либо 8И-НЕ
, делаем заключение по общему количеству ИМС в составе ПК. Оно равно восьми: 3 ИМС 4х2И-НЕ
, 2 ИМС 3х3И-НЕ,
2 ИМС 2х4И-НЕ и
1 ИМС8И-НЕ
. Таким образом, тип логических ИМС выбран – это микросхемы подгруппы ЛА, выполняющие логическую операцию И-НЕ
. В зависимости от количества входов они имеют следующие различия по функциональному признаку (для микросхем со стандартным выходом): ЛА3 – 4х2И-НЕ
, ЛА4 – 3х3И-НЕ
, ЛА1 – 2х4И-НЕ
, ЛА2 – 8И-НЕ
.
Теперь необходимо сделать выбор конкретной серии ИМС. Поскольку на потребляемую ПК мощность Рпотр
по условиям ТЗ ограничений не наложено, примем за основу ИМС на биполярных структурах технологии ТТЛ серий 133 (78), 134 (44), 155 (89), К155 (103), КМ155 (91) или ТТЛШ серий 530 (58), К531 (66), 533 (102), К555 (98), 1533 (56), которые наиболее функционально полны (в скобках рядом с номером серии указано количество типономиналов ИМС в серии – по данным на 1990 год).
Быстродействие цифрового устройства зависит от суммарного времени задержек элементов наиболее длинной цепи между входом и выходом устройства. Взгляд на структурную схему ПК позволит сказать, что в данном случае между входами и выходами устройства последовательно включены по три логических элемента, для каждого из которых время задержки можно принять одинаковым в рамках одной серии. Следовательно, допустимое время задержки на один выбираемый элемент равно одной трети от t
зд.р
,
заданного в ТЗ, что составляет 0.3/3 микросекунды или 100 наносекунд. По этому времени задержки делаем окончательный выбор среди серий К561 (КМОП). Остановимся на коммерческих ИМС К561 и К555.
Итак, определены ИМС для проектируемого ПК - это типономиналы серии К561: К561ЛА7, К561ЛА9, К561ЛА8 и К555 ЛА2. Их условные графические обозначения приведены на рис. 2.
К561ЛА7 К561ЛА9 К561ЛА8 К555ЛА2
Рис. 2 Условные графические обозначения МС
2.7. Составление электрической схемы в соответствии с ЕСКД (приложение Б)
Всего в составе ПК 10 ИМС. Сделаем разводку их входов и выходов с помощью шины. При этом можно следовать такому порядку:
- на листе необходимого формата регулярно располагаются все выбранные ИМС с указанием номеров выводов;
- проводятся шины, с которыми соединяются все выводы ИМС;
- изображается контактный разъем, содержащий необходимое количество контактов, обеспечивающих прием и выдачу логических переменных, подвод напряжения питания; сигналов управления и проч.;
- номера контактов разъема образуют первые номера проводов шины;
- далее «распределяют роли» между логическими элементами на структурной схеме и элементами конкретных ИМС на схеме электрической. Для пояснения этой процедуры на структурной схеме (приложение А) пунктиром объединены группы логических элементов, входящие в состав ИМС DD1-DD7;
- далее последовательно, начиная с корпуса ИМС DD1 и заканчивая ИМС DD10 ведут разводку всех выводов ИМС через шину, присваивая всё новые номера проводникам шины.
Приложение Б:
Рис. 3–Электрическая схема преобразователя кода.
DD1, DD2, DD3 – К561ЛА7; DD4, DD5 – К561ЛА9; DD6 – К561ЛА8; DD7 - К555ЛА2
Приложение В
| 0
|
1
|
2
|
3
|
4
|
5
|
6
|
7
|
8
|
9
|
| X3 | |||||||||
| X2 | |||||||||
| X1 | |||||||||
| X0 | |||||||||
| Y3 | |||||||||
| Y2 | |||||||||
| Y1 | |||||||||
| Y0 |
2.8. Расчеты энергопотребления и быстродействия устройства
Энергопотребление всего преобразователя кода равно суммарной мощности, потребляемой всеми логическими элементами ИМС. Всего их 21 (хотя структурная схема содержит 20 элементов). Разница объясняется тем, что в ИМС DD5 не задействован один ЛЭ, не смотря на это, они подключены к источнику питания и потребляют от него мощность. Как следует из справочных данных, ЛЭ данной серии имеют среднее потребление 2 мВт, следовательно, общее потребление равно 2*21 = 42мвт.
Что касается быстродействия, то его оценка очень проста, как уже отмечалось ранее. На самом длинном пути между любым входом и выходом ПК находится три последовательно включенных ЛЭ, задержки в которых суммируются. То же справочное приложение дает на 1 ЛЭ задержку 100 нс. Суммарная задержка равна 3 х 100 = 300 нc, что удовлетворяет условию ТЗ.
Предусмотреть вход стробирования низким уровнем CS
(
IE
)
Реализация функции стробирования ПК была обсуждена в пункте «Составление структурной схемы» при обсуждении структурной схемы. Данная функция является очень полезной при разработке цифровых устройств, ею снабжено абсолютное большинство цифровых ИМС большой и сверхбольшой степени интеграции.
Заключение
В ходе выполнения курсового проекта был спроектирован преобразователь кода, рассчитано его энергопотребление и быстродействие, нарисованы структурная и электрическая схемы, построены временные диаграммы.
Список источников информации
1. Шульгин О.А., Шульгина О.Б., Воробьев А.Б. Справочник «Цифровые логические микросхемы» 2 часть (ТТЛ, ТТЛШ, ЭСЛ) – 1999-2000 г.г.
2. Шевелев Ю. П. Дискретная математика, комбинаторика. Теория графов: Учебное пособие. – Томск: Томск. гос. ун-т систем управления и радиоэлектроники, 1999. – 120с.