Работа периферийных устройств

Работа периферийных устройств

Содержание

Введение

1. Параллельные порты ввода-вывода

2. Последовательный
порт ввода-вывода SPI

3. Последовательный порт
ввода-вывода UART

4. Последовательный
порт ввода-вывода TWSI
(I2C)

5. Таймеры-счетчики
общего назначения

5.1 Таймер-счетчик типа А

5.2 Таймер-счетчик типа В

5.3 Таймер-счетчик типа С

5.4 Таймер-счетчик типа D

5.5 Таймер-счетчик типа Е

6. Сторожевой
таймер

7. Аналого-цифровой
преобразователь

8. Аналоговый
компаратор

9. Программируемый
аппаратный модулятор

10. Блок
прерываний

Литература

Введение

В работе периферийных
устройств участвуют регистры ввода-вывода. Работа периферийных устройств
определяется состоянием разрядов регистров управления, а состояние периферийных
устройств отражается состоянием разрядов регистров состояния. Имена и номера
регистров ввода-вывода у микроконтроллеров разных типов указаны в приложении П4.
Имена и номера разрядов регистров управления и разрядов регистров состояния
приведена в приложении П5.

1. Параллельные
порты ввода-вывода

Число параллельных портов
ввода-вывода, суммарное число выводов портов и суммарное число выводов,
выполняющих альтернативные функции, у микроконтроллеров разных типов указано в
табл.1.1 в колонках Р, I/O и ALT соответственно.

В табл.1 приведены имена
портов и указано число выводов (в числителе) и число выводов, выполняющих
альтернативные функции (в знаменателе) для каждого порта в отдельности.

В состав порта РХ (X = А, В,
С, D, Е) входят три регистра ввода-вывода с именами DDRX, PORTX и PINX. Регистр
PINX не имеет аппаратной реализации. Это имя используется в командах, по
которых выполняется чтение байтов на выводах порта.

Число разрядов в регистрах
равно числу выводов порта.

Таблица 1

Тип МК	Имя порта
	PA	PB	PC	PD	PE	PF
t11		6/6
t12		6/6
t15		6/6
2323		3/2
2343		5/3
1200		8/2		7/2
2313		8/3		7/7
t28	4/1	8/5*		8/0
4433		6/6	6/6	8/8
8515	8/8	8/8	8/8	8/7
8535	8/8	8/8	8/2	8/8
m163	8/8	8/8	8/4	8/8
m103	8/8	8/8	8/8*	8/7	8/8	8/8*
* - PC - только выходы, PB, PF - только входы

Состояние разряда DDRX. Y
определяет направление передачи бита через вывод порта PX. Y. При DDRX. Y = 0
вывод PX. Y работает в режиме входа, при DDRX. Y = 1 - в режиме выхода.

В режиме входа состояние
разряда PORTX. Y определяет состояние вывода PX. Y. При PORTX. Y = 0 вывод
находится в высокоимпендансном состоянии (Z-состояние), при PORTX. Y = 1 вывод,
порта через внутренний резистор с сопротивлением 30-120 кОм подключается к шине
VCC. В режиме входа вывод PX. Y соединен с шиной данных ШД. Y.

Значение входного сигнала на
отдельном выводе порта может быть определено с использованием команд условного
перехода с мнемокодом SBIC PINX, Y (№ 113) или SBIS PINX, Y (№ 114). При одном
значении сигнала выбирается одно продолжение программы, при другом значении
сигнала - другое продолжение.

В режиме выхода разряд PORTX.
Y определяет значение выходного сигнала на выводе PX. Y. При PORTX. Y = 0
выходной сигнал имеет низкий уровень напряжения (U0l), при PORTX. Y = 1 - высокий
уровень напряжения (UOнI).

В табл.2 указано состояние
вывода порта PX. Y при различных комбинациях состояний разрядов DDRX. Y и PORTX.
Y.

Таблица 2

>

DORX. Y	PORTX. Y	PX. Y
0	0	Вход, (Z)
0	1	Вход, (R)
1	0	Выход, (U0L)
1	1	Выход, (UOH)

В статическом состоянии при
низком уровне выходного сигнала ток нагрузки IOL должен быть не более, чем 20
мА, при высоком уровне сигнала ток нагрузки IOH должен быть не более, чем 3 мА.
При этом суммарный ток нагрузки для всех выводов микроконтроллера должен быть
не более, чем некоторое пороговое значение (200-400 мА для микроконтроллеров
разных типов) и суммарный ток нагрузки для выводов микроконтроллера,
расположенных на одной стороне корпуса микросхемы, также должен быть не более,
чем некоторое пороговое значение (100-200 мА для микроконтроллеров разных типов).

Задание значения выходного
сигнала на отдельных выводах порта выполняется с использованием команд с
мнемокодами CBI PORTX, Y (№ 65) (для низкого уровня) и SBI PORTX, Y (№ 66) для
высокого уровня.

При совместном использовании
всех разрядов порта для приема и выдачи байтов используются команды с
мнемокодами IN Rd, PINX (№ 60) и OUT PORTX, Rr (№ 61) соответственно.

Обращение к параллельному
порт) ' для приема и выдачи байтов может быть выполнено с использованием команд
с обращением по адресам в адресном пространстве SRAM (№№ 34-57). При этом в
качестве адресов используются номера регистров ввода-вывода, увеличенные на $20.

При пуске и перезапуске
микроконтроллера все разряды регистров DDRX и PORTX всех портов сбрасываются в
нулевое состояние и выводы портов работают в режиме входов и находятся в Z
состоянии.

Исключением является разряд
PORTA.2 регистра PORTA в микроконтроллере типа t28, который устанавливается в
единичное состояние.

В микроконтроллере тина m163
при установке в единичное состояние разряда PUD регистра SFIOR (№ $30) во всех
разрядах всех портов разрывается цепь, связывающая вывод порта с шпион VCC
через резистор. В микроконтроллере типа t15 разряд PUD входит в регистр MCUCR (№
$35).

В микроконтроллере типа t28
выводы порта РВ подключаются через резисторы к шине VCC при единичном состоянии
разряда PLUPB регистра MCUCS.

2. Последовательный
порт ввода-вывода SPI

Порт SPI входит в состав
периферийных устройств микроконтроллеров типа 4433, 8515, 8535, ml63 и t10З.

Основным элементом порта SPI
является восьмиразрядный реверсивный сдвигающий регистр, который используется
для параллельного ввода из шипы данных микроконтроллера байта, предназначенного
для выдачи: последовательной выдачи байта на выход микроконтроллера с
одновременным последовательным вводом байта со входа микроконтроллера и
параллельной выдачи введенного байта в буферный регистр для последующей
передачи в шину данных микроконтроллера. Сдвигающий регистр и буферный регистр
имеют одно имя - SPDR (№ $0F). Запись байта в сдвигающий регистр выполняется по
команде OUT SPDR, RI, чтение байта из буферного регистра - по команде IN Rd,
SPDR.

В состав порта SPI входят
также регистр управления SPCR (№ $0D), регистр состояния SPSR (№ $0Е) и
элементы, управляющие работой порта. Структурная схема порта SPI изображена.

Порт SPI переводится в
рабочее состояние при установке в единичное состояние разряда SPE регистра SPCR.
При этом выводы порта MOSI, MISO, SCK и SS подключаются к внешним выводам
микроконтроллера в соответствии с табл.3.

Таблица 3

>

Выводы порта SPI	Тип МК
	4433	8515	8535	ГП163	m10З
MOSI	РВЗ	РВ5	РВ5	РВ5	РВ2
MISO	РВ4	РВ6	РВ6	РВ6	РВЗ
SCK	РВ5	РВ7	РВ7	РВ7	РВ1
SS	РВ2	РВ4	РВ4	РВ4	РВО

Порт SPI может работать в
режиме ведущего (master) или ведомого (slave). Выбор режима определяется
состоянием разряда MSTR регистра SPCR. При MSTR = 1 порт работает в режиме
ведущего. При этом вывод MOSI является выходом, вывод MISO - входом, вывод SCK
- выходом. Функция вывода SS зависит от состояния разряда DDRB. X (X = 2, 4, 0)
регистра DDRB. Если DDRB. X = 1 (вывод РВ. Х является выходом), вывод SS порта
SPI не подключен к выводу РВ. Х порта РВ. Если DDRB. X = 0 (вывод РВ. Х
является входом), значение сигнала на этом входе влияет на работу порта SPI. При
единичном значении сигнала на этом входе порт работает в режиме ведущего, а при
появлении нулевого значения сигнала он переводится в режим ведомого и для
возвращения в режим ведущего после появления единичного значения сигнала на
входе SS требуется вновь установить разряд MSTR регистра SPCR в единичное
состояние.

В режиме ведущего обмен
байтами начинается при записи байта в сдвигающий регистр SPDR (W). В схеме
управления СУ1 вырабатывается серия из восьми импульсов, которая управляет
сдвигом в регистре SPDR (W) и выдается на выход SCK для управления сдвигом в
регистре ведомого порта.

Полярность импульсов
определяется состоянием разряда CPOL регистра SPCR. При CPOL = 0 сигнал на
выходе SCK в исходном состоянии имеет нулевое значение, импульс формируется при
переходе сигнала к единичному значению. При CPOL=1 сигнал в исходном состоянии
имеет единичное значение и импульс формируется при переходе сигнала к нулевому
значению.

Направление сдвига в регистре
и порядок следования битов на выходе MOSI определяется состоянием разряда DORD
регистра SPCR. При DORD = 0 выдача байта начинается со старшего бита (D7), при
DORD = 1 выдача начинается с младшего бита (DO). При выдаче каждого бита на
выход MOSI соответствующий бит из ведомого порта поступает на вход MISO и
вводится в сдвигающий регистр.

Серия из восьми импульсов в
ведущем порте формируется из тактового сигнала СК путем деления частоты в
пересчетной схеме ПС. Коэффициент деления К определяется комбинацией состояний
разрядов SPR0 и SPR1 регистра SPCR в соответствии с табл.4. В микроконтроллере
типа ml63 в регистре состояния SPSR есть дополнительный разряд SPI2X, при
единичном состоянии которого скорость передачи увеличивается в два раза.

Таблица 4

>

SPR1	SPR0	к	КГ
0	0	4	2
0	1	16	8
1	0	64	32
1	1	128	64

4 - в МК типа m163 при SPI2X
= 1

При завершении выдачи/приема
байта устанавливается в единичное состояние разряд SPIF регистра состояния SPSR
и при единичном состоянии разряда SPIE регистра SPCR в блок прерываний
поступает запрос прерывания SPI STC (SPI Serial Transfer Complete).

Разряд SPIF сбрасывается в
нулевое состояние аппаратно при переходе к выполнению соответствующей
прерывающей программы или при чтении регистра SPSR перед записью нового байта в
регистр SPDR (W).

При записи нового байта в
регистр SPDR (W) в процессе сдвига Ранее записанного байта устанавливается в
единичное состояние разряд WCOL регистра SPSR (ошибка при вводе). Разряд WCOL
сбрасывается в нулевое состояние при чтении регистра SPSR.

При MSTR = 0 порт работает в
режиме ведомого. В этом случае вывод MOSI работает как вход, вывод MISO - как выход,
выводы SСК и SS - как входы. Выводы порта подключаются к соответствующим
выводам порта РВ при установке в единичное состояние разряда SPE регистра SPCR.
Порт переходит в рабочее состояние при нулевом значении сигнала на входе SS.

При поступлении серии
импульсов на вход SCK из регистра SPDR (W) на вывод MISO последовательно
выводится байт, ранее записанный в этот регистр. Одновременно в регистр
вводится байт, поступающий на вход MOSI. При завершении обмена байтами
устанавливается в единичное состояние разряд SPIF регистра SPSR и при единичном
состоянии разряда SPIE в регистре SPCR в блок прерываний поступает запрос
прерывания SPI STC.

Состояние разрядов CPOL и
DORD в регистре SPCR у ведомого порта должно совпадать с состоянием одноименных
разрядов у ведущего порта. Состояние разрядов SPR0 и SPR1 не влияет на работу
порта.

Состояние разряда СРНА
определяет значение сигнала на выходе MISO при переходе порта в рабочее
состояние (SS = 0) до и после обмена байтами. При СРНА = 0 при переходе порта в
рабочее состояние па выходе MISO появляется значение бита, который будет
выдаваться первым, а значение сигнала после выдачи восьмого бита является
неопределенным. При СРНА= 1 значение сигнала на выходе MISO при переходе порта
в активное состояние является неопределенным, а после передачи восьмого бита на
выходе MISO сохраняется значение переданного бита.

При подключении к ведущему
порту нескольких ведомых портов шины MOSI, MISO и SCK являются общими для всех
портов, а выводы SS ведомых микроконтроллеров должны быть соединены со
специальными выходами ведущего микроконтроллера с помощью отдельных шин. В
качестве специальных выходов ведущего микроконтроллера могут использоваться
любые выводы любых портов, не используемые в иных целях.

3. Последовательный порт ввода-вывода UART

Порт UART входит в состав
периферийных устройств микроконтроллеров типа 2313, 4433,8515, 8535, ml63 и m10

Порт UART содержит
передатчик, приемник, тактовый генератор и аппаратуру управления передачей и
приемом. Передатчик получает байт из шины данных микроконтроллера и формирует и
выдает последовательность битов (кадр.), которая кроме битов, составляющих байт
(DO, D1,. ., D7), содержит стартовый бит (start), имеющий нулевое значение, и
столовый бит (stop), имеющий единичное значение. Между старшим битом байта (D7)
п стоповым битом может помещаться дополнительный бит (СВ).

Приемник выделяет стартовый
бит, принимает кадр, формат которого (число битов) задан, расформировывает
принятый кадр и подготавливает байт для выдачи в шипу данных микроконтроллера.

Тактовый генератор формирует
сигнал, определяющий скорость передачи и приема битов и позволяющий выделять
биты при приеме кадра.

В состав порта входят регистр
данных передатчика UDR (Т), регистр Данных приемника UDR (R), регистр
управления UCR или UCSRB (№ $0А), регистр состояния USR пли UCSRA (№ $0В),
регистр задания скорости передачи/приема UBRR (№ $09) и другие элементы. Регистры
Данных передатчика и приемника имеют один номер - $0С. При обращении для записи
выбирается регистр UDR (T), при обращении Для чтения - регистр UDR (R).

Передатчик готов к работе при
установке в единичное состояние разряда TXEN регистра управления UCR. При этом
выход передатчика TXD подключается к выводу определенного порта
микроконтроллера. Передача кадра начинается при загрузке байта в регистр UDR (T).
Загрузку можно выполнять при единичном состоянии разряда UDRE регистра
состояния USR. При сбросе микроконтроллера в исходное состояние устанавливается
UDRE = 1.

Загруженный байт передается в
сдвигающий регистр передатчика TSR и происходит выдача кадра на выход
микроконтроллера TXD.

При нулевом состоянии разряда
CHR9 регистра UCR формируется кадр из десяти битов. При CHR9 = 1 кадр содержит
одиннадцать битов. Значение дополнительного бита в этом случае должно быть
указано в разряде ТХВ8 регистра UCR.

Первый байт при загрузке
немедленно передается в регистр TSR и разряд UDRE регистра USR сохраняет
единичное состояние, что позволяет сразу после загрузки первого байта загружать
в регистр UDR (T) второй байт. Второй и последующие байты сохраняются в
регистре UDR (Т) до завершения выдачи из регистра TSR предыдущего кадра. При
этом разряд UDRE регистра USR находится в нулевом состоянии и загрузка
очередного байта в регистр UDR (T) запрещена.

При завершении выдачи кадра
из регистра TSR и отсутствии очередного байта в регистре UDR (T) устанавливается
в единичное состояние разряд ТХС регистра USR и при единичном состоянии разряда
TXCIE регистра UCR в блок прерываний поступает запрос прерывания UART ТХС.

Разряд ТХС регистра USR
сбрасывается в нулевое состояние аппаратно при переходе микроконтроллера к
выполнению соответствующей прерывающей программы или программно при выполнении
команды установка бита в единичное состояние.

При единичном состоянии
разряда UDRE регистра USR и единичном состоянии разряда UDRIE регистра UCR в
блок прерываний поступает запрос прерывания UART DRE. Разряд UDRE сбрасывается
в нулевое состояние при записи байта в регистр UDR (T). Прерывающая программа,
выполняемая по запросу прерывания UART DRE, должна содержать команду записи в
регистр UDR (T) для прекращения действия этого запроса прерывания.

Приемник готов к работе при
установке в единичное состояние разряда RXEN регистра UCR. При этом вход
приемника RXD подключается к выводу определенного порта микроконтроллера. При
обнаружении на входе RXD отрицательного фронта сигнала, приемник определяет
уровень сигнала в момент времени, отстоящий от фронта на половину интервала,
отводимого на передачу бита при заданной скорости передачи. При обнаружении нулевого
уровня принимается решение о приеме стартового бита и далее определяются уровни
сигнала в моменты времени, отстоящие друг от друга на интервал, отводимый на
передачу бита. Получаемая последовательность значений вводится в сдвигающий
регистр приемника RSR. Если принимается кадр из одиннадцати битов (CHR9 = 1),
дополнительный бит принимается в Разряд RXB8 регистра UCR. Если на месте
ожидаемого стопового бита сигнал имеет пулевое значение, устанавливается в
единичное состояние Разряд FE регистра USR (ошибка формата). Разряд FE
сбрасывается в нулевое состояние при появлении единичного значения стопового
бита.

Принятый байт из регистра RSR
переписывается в регистр UDR (R). При этом устанавливается в единичное
состояние разряд RXC регистра USR и при единичном состоянии разряда RXCIE
регистра UCR в блок прерываний поступает запрос прерывания UART RXC.

Разряд RXC регистра USR
сбрасывается в нулевое состояние при чтении регистра UDR (R). Прерывающая
программа, выполняемая по запросу прерывания UART RXC, должна содержать команду
чтения из Регистра UDR для прекращения действия этого запроса. Если при
завершении приема кадра принятый ранее байт не считан из регистра UDR (R),
устанавливается в единичное состояние разряд OR регистра USR (состояние
переполнения). Разряд OR сбрасывается в нулевое состояние при передаче байта из
регистра RSR в регистр UDR (R).

Тактовый генератор BRG
формирует сигнал, определяющий скорость передачи н приема битов и
дополнительный сигнал, обеспечивающий выделение битов при приеме кадра. Скорость
передачи и приема BR, бит/с, зависит от частоты тактового сигнала
микроконтроллера FCK и числа (UBRR), двоичный код которого записан в регистре
UBRR, и определяется по формуле:

Для работы со стандартными
скоростями приема-передачи (4800, 9600,14400, 19200, 28800, 38400, 57600, 76800
и 115200 бит/с) используются кварцевые резонаторы со специальными значениями
резонансной частоты (3, 6864; 7,3728; 11,059 Мгц).

В порте UART
микроконтроллеров типа 4433 и ml63 регистр управления вместо имени UCR имеет
имя UCSRB, а регистр состояния вместо имени USR - имя UCSRA. Регистр UCSRA
имеет дополнительный разряд МРСМ. При единичном состоянии разряда приемник
принимает кадры, у которых дополнительный бит (СВ) имеет единичное значение и
игнорирует кадры при СВ = 0. При нулевом состоянии разряда МРСМ принимаются
кадры с любым значением дополнительного бита. Наличие разряда МРСМ позволяет
организовать простейшую локальную сеть (мультипроцессорную систему), в которой
имеется один ведущий контроллер и несколько ведомых. Каждому ведомому
контроллеру присваивается определенный номер.

В исходном состоянии у всех
ведомых контроллеров МРСМ = 1.

Ведущий контроллер передает
кадр, в котором СВ = 1, а байт является номером ведомого котроллера, который
должен принять данные из ведущего.

Все ведомые контроллеры
принимают кадр. Контроллер, опознавший свой номер, сбрасывает разряд МРСМ в
нулевое состояние. Далее ведущий контроллер передает кадры, в которых СВ = 0, а
байты представляют собой данные для выбранного ведомого контроллера. Эти кадры
принимаются только ведомым контроллером, у которого МРСМ = 0. При обнаружении
кадра с СВ = 1 выбранный контроллер переводит разряд МРСМ в единичное состояние
и переходит в исходное состояние.

В микроконтроллере типа ml63,
кроме того, регистр UCSRA имеет дополнительный разряд U2X, а для задания
скорости передачи используются два регистра - регистр UBRR (№$09) для задания
младших восьми разрядов кода числа и регистр UBRRHI (№$20) для задания старших
четырех разрядов кода числа. Скорость передачи определяется по формуле

где К = 16 при U2X = 0, К = 8
при U2X = 1.

В табл.5. указаны выводы
портов микроконтроллеров, используемые в качестве входа приемника (RXD) и
выхода передатчика (TXD) у микроконтроллеров разных типов.

Таблица 5

>

Вывод			Тип	мк
порта UART	2313	4433	8515	8535	m163	m10З
RXD TXD	PD0 PD1	PD0 PD1	PD0 PD1	PD0 PD1	PD0 PD1	РЕО РЕ1

4. Последовательный
порт ввода-вывода TWSI (I2C)

Порт TWSI входит в состав
периферийных устройств микроконтроллера типа ml6

Через порт TWSI
микроконтроллер подключается к двухпроводной шине IС.

Устройство может работать в
качестве ведущего или ведомого. Статус микроконтроллера, подключенного к шине
1С, устанавливается программными средствами.

Линия SCL предназначена для
передачи синхросигнала из веду цего Устройства в ведомое. Линия SDA совместно с
линией SCL используется для передачи сигналов начала и конца обмена, адресных
байтов и байтов данных и сигналов подтверждения приема байта. Линии SCL и SDA
соединены с одноименными выводами подключенных устройств.

Кроме того, они через
резисторы R1 и R2 подключены к шине VCC. При отсутствии обмена в линиях SCL и
SDA устанавливается высокий уровень сигнала.

Ведущее устройство после
перевода его в активное состояние дожидается освобождения шины от обмена между
другими устройствами и формирует в шине посылку начала обмена {Start, ST),
которая представлена переходом сигнала в линии SDA от высокого уровня к низкому
уровню при высоком уровне сигнала в линии SCL.

После выдачи посылки ST в
линии SCL устанавливается низкий уровень сигнала и далее формируется
последовательность из девяти положительных импульсов. Установка требуемого
значения бита в линии SDA производится при низком уровне сигнала в линии SCL. Передача
байта начинается со старшего разряда.

Первым байтом, выдаваемом в
шину ведущим устройством после выдачи посылки ST, является адресный байт. Старшие
семь битов адресного байта представляют номер (адрес) ведомого устройства, с
которым будет выполняться обмен, (А6,..., АО), а младший бит W/R определяет
направление обмена. При W/R = 0 байты данных будут передаваться из ведущего
устройства в ведомое, при W/R = 1 - в противоположном направлении. Ведомое
устройство после получения восьмого бита устанавливает в линии SDA низкий
уровень сигнала, что является подтверждением приема байта для ведущего устройства,
(Acknowledge, ACK).

После адресного байта ведущее
устройство передает (при W/R = 0) или принимает (при W/R =1) байты данных.

При передаче байта данных
принимающее устройство после приема восьмого бита устанавливает в линии SDA
низкий уровень сигнала (АСК), а передающее устройство при появлении девятого
импульса опрашивает состояние линии SDA. Низкий уровень сигнала является
подтверждением приема байта данных. При обнаружении высокого уровня
подтверждения нет (No Acknowledge, NAC), что свидетельствует об отсутствии
обмена или ошибке при передаче байта.

После успешной передачи байта
данных возможны три варианта продолжения работы ведущего устройства:

1) передача следующего байта
в том же направлении с участием того же ведомого устройства;

2) выбор другого ведомого
устройства пли смена направления обмена или то и другое;

3) окончание обмена с
освобождением линии.

В нервом случае ведущее
устройство формирует последовательность из девяти импульсов и выполняется
пересылка очередного байта данных. Во втором случае ведущее устройство
формирует посылку ST и выдает новый адресный байт. В третьем случае ведущее
устройство формирует посылку конца обмена (Stop, SP), которая представляется
переходом сигнала в линии SDA от низкого уровня к высокому при высоком уровне сигнала
в линии SCL.

Все ведомые устройства при
обнаружении в шине посылки ST принимают адресный байт и сравнивают полученный
адрес с собственным адресом, который хранится в одном из регистров порта. При
совпадении адресов формируется посылка АСК и устройство переводится в режим
ожидания очередной серии из девяти импульсов для приема или передачи байта
данных в зависимости от значения бита W/R в принятом адресном байте.

Все перечисленные операции в
ведомом устройстве выполняются аппаратно.

Порт TWSI у микроконтроллера
типа ml63 содержит 5 регистров ввода-вывода:

■ регистр данных TWDR (№
$03);

■ регистр адреса TWAR (№
$02);

■ регистр состояния
TWSR (№ $01);

■ регистр задания
скорости передачи TWBR (№ $00);

■ регистр управления
TWCR (№ $36).

Порт переводится в активное
состояние при установке в единичное состояние разряда TWEN регистра TWCR. При
этом выводы порта SCL и SDA подключаются к внешним выводам микроконтроллера PC0
и РС1 соответственно.

Порт начинает работать в
качестве ведущего после установки в единичное состояние разряда TWSTA регистра
TWCR.

При работе в качестве
ведущего генератор G формирует импульсный сигнал, который через буферную схему
I/OCL выдается в линию SCL. Скорость передачи битов определяется числом, код
которого записан в регистре TWBR. Положение фронтов импульсов в импульсном
сигнале связано с выполнением определенных операций в порте и может изменяться
в некоторых пределах. Осредненное значение скорости передачи BR, бит/с,
определяется по формуле

где FCK - тактовая
частота микроконтроллера; (TWBR) - число, код которого записан в регистр TWBR (
(TWBR) >7); tA - показатель, учитывающий
растяжение некоторых интервалов между фронтами импульсов (tА =
200-600 нс).

При работе порта в качестве
ведомого порядок его работы определяется импульсной последовательностью,
которая через вывод SCL и буферную схему I/OCL поступает в схему управления СУ.

Регистр TWDR имеет цепи для
сдвига кода влево. В него параллельно записываются байты, предназначенные для
последовательного вывода в линию SDA через буферную схему I/ODA, и
последовательно вводятся байты, поступающие из линии SDA через буферную схему
I/ODA. импулсы сдвига поступают из схемы управления.

Регистр TWAR используется
только при работе порта в качестве ведомого. Код, записанный в старших семи его
разрядах, представляет собственный адрес микроконтроллера (А6,..., АО). Этот
код сравнивается с помощью схемы сравнения СС с кодом в старших семи битах
адресного байта, принятого в регистр TWDR.

Младший разряд TWGCE регистра
TWAR разрешает прием байтов данных (при TWGCE = 1) после получения адресного
байта с адресом общего вызова для всех ведомых микроконтроллеров ($00).

Регистр TWCR содержит
разряды, определяющие работу схемы управления, (TWEA, TWSTA, TWSTO и TWEN),
отражающие состояние порта (TWINT и TWWC) и разряд TWIE, разрешающий
поступление запроса прерывания из порта в блок прерываний. Запрос прерывания
TWSI поступает в блок прерываний при TWINT = 1 и TWIE = 1.

Код, формируемый в регистре
TWSR, отражает состояние порта TWSI на различных этапах его работы.

Порт может работать в
следующих режимах:

1) ведущий с передачей байтов
данных;

2) ведущий с приемом байтов
данных;

3) ведомый с приемом байтов
данных;

4) ведомый с передачей байтов
данных.

В табл.6. описан порядок
управления портом TWSI при работе его в качестве ведущего с передачей байтов (табл.6,
а) и с приемом байтов (табл.6,5) при отсутствии ошибок в процессе обмена.

В таблице используются
следующие обозначения:

■ SLA, W/R - адресный
байт, где SLA - адрес ведомого устройства;

■ DATA - байт данных;

■ (TWSR) - байт в
регистре TWSR;

■ (TWDR) - байт в
регистре TWDR;

■: = - знак операции
установки разряда регистра TWCR в указанное состояние.

В исходном состоянии разряд
TWEN в регистре TWCR находится в единичном состоянии, остальные разряды - в
нулевом состоянии.

В табл.7. описан порядок
управления портом TWSI при работе его в качестве ведомого с приемом байтов (в
табл.7, а) и с передачей байтов (в табл.7, б) при отсутствии ошибок в процессе
обмена.

В исходном состоянии разряды
TWEN и TWEA регистра TWCK находятся в единичном состоянии, другие разряды - в
нулевом состоянии; в регистре TWAR записан байт SLA, 0/1.

Таблица 6

>

№ шага	Операция по команде в программе	Условие перехода к следующему шагу
а) ведущий с передачей байтов данных
1	TWSTA: =1	TWINT=1, (TWSR) =$08
2	SLA, 0→TWDR
3	TWINT: =0	TWINT=1, (TWSR) =$18
4	DATA→TWDR
5	TWINT: =0	TWINT=1, (TWSR) =$28
…	Выполнение шагов 4, 5
N	TWSTO: =1 - конец передачи, освобождение шины IC
N	TWSTO: =1, TWSTA: =1	TWINT=1, (TWSR) =$10
N+1	Выполнение шага 2 в табл. а) или б) и далее
б) ведущий с приёмом байтов данных
1	TWSTA: =1	TWINT, (TWSR) =$08
2	SLA, 1→TWDR
3	TWINT: =0	TWINT=1, (TWSR) =$40
4	(TWRD) →Rd
5	TWINT: =0	TWINT=1, (TWSR) =$50
…	Выполнение шагов 4, 5
M	TWSTO: =1 - конец приема, освобождение шины IC
M	TWSTO: =1, TWSTA: =1	TWINT=1, (TWSR) =$10
M+1	Выполнение шага 2 в табл. а) или б) и далее

Таблица 7

>

№ шага	Операция по команде в программе	Условие перехода к следующему шагу
	а) ведомый с приемом байтов данных
1	TWINT=1, (TWSR) =$60/$70	(TWDR) →Rd
2		TWINT: =0
3	TWINT=1, (TWSR) =$80/$90	(TWDR) →Rd
4		TWINT: =0
…	Далее шаги 3, 4
	б) ведомый с выдачей байтов данных
1	TWINT=1, (TWSR) =$A8	DATA→TWDR
2		TWINT: =0
3	TWINT=1, (TWSR) =$B8	DATA→TWDR
4		TWINT: =0
…	Далее шаги 3, 4

Единичное состояние разряда
TWINT в процессе обмена может определяться программными средствами с
использованием команды условного перехода или аппаратными средствами по запросу
прерывания TWSI. Во втором случае при инициализации порта необходимо установить
в единичное состояние также разряд TWIE регистра TWCR.

При появлении ошибок в
процессе обмена в регистре состояния TWSR появляются коды иные, чем указаны в
табл.6 и 7.

Разряд TWWC регистра TWCR
устанавливается в единичное состояние при попытке записать код в регистр TWDR
во время сдвига кода в регистре.

5. Таймеры-счетчики
общего назначения

Таймер-счетчик Т/СХ (X = 0,
1, 2 - цифра в имени таймера-счетчика) любого типа содержит базовый счетчик
TCNTX, имеющий восемь или шестнадцать разрядов, и восьмиразрядный регистр
управления TCCRX. Кроме того, в состав таймера-счетчика входят один или
несколько разрядов регистра запросов, прерывания TIFR (№ $38, у МК типа 128 - №
$05) и столько же разрядов регистра маскирования прерываний TIMSK (№ $39, у МК
типа t28 - № $06). Регистры TIFR и TIMSK являются общими для всех
таймеров-счетчиков микроконтроллера.

Разряд регистра TIFR
устанавливается в единичное состояние при формировании в таймере-счетчике
определенного запроса прерывания. Запрос прерывания проходит в блок прерываний
при единичном состоянии соответствующего разряда регистра TIMSK. Разряд
регистра TIFR сбрасывается в нулевое состояние аппаратно при переходе
микроконтроллера к выполнению соответствующей прерывающей программы или
программно при выполнении команды установки бита в единичное состояние (!).

В состав таймера-счетчика,
выполняющего функцию сравнения/PWM, входит регистр сравнения OCRX, а в состав
таймера-счетчика, выполняющего функцию захвата, - регистр захвата ICRX. Разрядность
регистров OCRX и ICRX равна разрядности базового счетчика TCNTX.

Для записи кода в
шестнадцатиразрядный счетчик или регистр сначала выполняется команда записи (OUT)
байта в старшую половину разрядов (Н), при этом поступавший из регистра общего
назначения старший байт запоминается в регистре временного хранения. Затем
выполняется команда записи (OUT) младшего байта в младшую половину разрядов (L),
при этом оба байта одновременно записываются в счетчик или регистр.

Для чтения кода из
шестнадцатиразрядного счетчика или регистра сначала выполняется команда чтения
(IN) байта из младшей половины разрядов (L), при этом считанный младший байт
поступает в регистр общего назначения, а старший байт запоминается в регистре
временного хранения. Затем выполняется команда чтения байта из старшей половины
разрядов (Н), при этом старший байт из регистра временного хранения поступает в
указанный в команде регистр общего назначения.

5.1 Таймер-счетчик типа А

Таймер-счетчик типа А есть у
микроконтроллеров всех типов кроме микроконтроллера типа тЮЗ. Он имеет имя Т/СО
(X = 0). Таймер-счетчик типа А формирует запрос прерывания Т/СО OVF при
переполнении восьмиразрядного базового счетчика TCNT0 (№ S32, у МК типа t28 - №
$03).

Тактовый сигнал
микроконтроллера СК поступает в пересчетную схему (prescaler) ПС,
представляющую собой десятиразрядный счетчик, где выполняется деление частоты
тактового сигнала на 8, 64, 256 и 1024. Сигналы с четырех выходов пересчетной
схемы поступают в схему управления СУ (мультиплексор). При наличии в
микроконтроллере таймера-счетчика Т/С1 эти же сигналы поступают в Т/С1.

В схему управления поступают
также тактовый сигнал СК и сигнал из внешнего источника, принимаемый на вход ТО.
В качестве входа то у микроконтроллеров типа 1200, 2313 и 4433 используется
вывод порта PD4, у микроконтроллеров типа 2323, 2343 и серии ATtiny - вывод
порта РВ2, а у микроконтроллеров типа 8515, 8535 и m163 - вывод порта РВО.

Схема управления в
зависимости от комбинации состояний разрядов CSOO, CS01 и CS02 регистра
управления TCCR0 (№$33, у МК тип t28 - № $04) передаст один из поступающих
сигналов на счетный вход базового счетчика TCNT0, ведущего счет па сложение. Сигналы,
используемые для счета в счетчике TCNT0 при разных комбинациях значений в
разрядах регистра TCCR0, указаны в табл.8.

Таблица 8

>

CS02	CS01	CS00	сигнал
0	0	0	нет
0	0	1	СК
0	1	0	СК/8
0	1	1	СК/64
1	0	0	СК/256
1	0	1	СК/1024
1	1	0	Отрицательный фронт на ТО
1	1	1	Положительный фронт на ТО

При переполнении счетчика
TCNT0 устанавливается в единичное состояние разряд TOV0 регистра TIFR и при
единичном состоянии разряда TOIE0 регистра TIMSK в блок прерываний поступает
запрос прерывания Т/СО OVF.

В микроконтроллере типа tl5 в
работе таймера-счетчика типа А Участвуют разряд PSR0 регистра SFIOR (№ $2С). При
установке этого Разряда в единичное состояние сбрасывается в исходное (нулевое)
состояние пересчетная схема ПС. Разряд PSR0 возвращается в нулевое состояние
аппаратно. В микроконтроллере типа ш163 аналогичная операция выполняется при
установке в единичное состояние разряда PSR10 Регистра SFIOR (№ $30).

5.2 Таймер-счетчик типа В

Таймер-счетчик типа В входит
в состав периферийных устройств микроконтроллеров типа 115 (Т/С1) и ml03 (Т/С2).
Он формирует запрос прерывания Т/СХ OVF при переполнении восьмиразрядного
базового счетчика TCNTX и выполняет функцию сравнения / PWM с формированием
запроса прерывания Т/СХ СОМР.

Тактовый сигнал
микроконтроллера СК поступает в пересчетную схему ПС, где частота сигнала
делится на 8, 64., 256 и 1024. Сигналы с четырех выходов пересчетной схемы
поступают в схему управления СУ1 и в таймер-счетчик Т/С1 типа Е. В схему
управления СУ1 поступают также тактовый сигнал СК и сигнал из внешнего
источника, принимаемый на вход Т2 (вывод порта PD7). При выполнении функции
сравнения/PWM вывод порта РВ7 используется в качестве выхода OC2/PWM2 для
выдачи сигнала, формируемого при совпадении сравниваемых кодов или сигнала PWM2.

Схема управления СУ1 в
зависимости от комбинации состоянии разрядов CS20, CS21 и CS22 регистра
управления TCCR2 передает на счетный вход базового счетчика TCNT2 одни из
поступающих сигналов в соответствии с табл.8 (при X = 2).

При переполнении базового
счетчика устанавливается в единичное состояние разряд TOV2 регистра TIFR и при
единичном состоянии разряда TOIE2 регистра TIMSK в блок прерываний поступает
запрос прерывания Т/С2 OVF.

Режим работы таймера-счетчика
определяется комбинацией состояний разрядов PWM2, СОМ21 и СОМ20 регистра TCCR2.
При нулевом состоянии трех названных разрядов формируется только запрос
прерывания Т/С2 OVE При PWM2 = 0 и других комбинациях состояний разрядов СОМ21
и СОМ20 выполняется функция сравнения. Код, формируемый в базовом счетчике
TCNT2, с помощью компаратора К сравнивается с кодом, записанным в регистре OCR2.
При совпадении кодов устанавливается определенное значение сигнала на выходе
ОС2 (вывод порта РВ7), переводится в единичное состояние разряд OCF2 регистра TIFR
и при единичном состоянии разряда OCIE2 регистра T1MSK в блок прерываний
поступает запрос прерывания Т/С2 СОМР. Значение сигнала, устанавливаемого на
выходе ОС2 при совпадении кодов, определяется комбинацией состояний разрядов
СОМ20 и С0М21 регистра TCCR2 в соответствии с табл.9.

Таблица 9

>

СОМ21	СОМ20	Значение сигнала
0 1 1	1 0 1	Изменяется 0 1

Работа базового счетчика при
выполнении функции сравнения зависит от состояния разряда СТС2 регистра TCCR2. При
СТС2 = 0 базовый счетчик после совпадения кодов продолжает счет до переполнения
и далее выполняет счет, начиная с 0. При СТС2 = 1 базовый счетчик при
совпадении кодов сбрасывается в пулевое состояние и продолжает счет, начиная с
0. При PWM2 = 1 и СОМ21 = 1 выполняется функция PWM. Базовый счетчик ведет счет
на сложение до получения кода максимального числа (255), переводится в режим
счета на вычитание и в этом режиме ведет счет до получения кода минимального
числа (0) и далее вновь переходит в режим счета на сложении. Акт переполнения (переход
от кода числа 255 к коду числа 0) в данном случае отсутствует.

Запрос прерывания Т/С2 OVF
формируется при переходе от числа 0 к числу 1.

Состояние разряда СОМ20
определяет вид изменения выходного сигнала при совпадении кодов в счетчике и
регистре сравнения. На изображены графиках изменения числа в счетчике TCNT2 и
временные диаграммы сигнала PWM на выходе ОС2 при заданном коде числа в
регистре сравнения (OCR2) при разных состояниях разряда СОМ20.

Период сигнала PWM (T) в 510
раз больше периода сигнала, поступающего на счетный вход базового счетчика.

При записи байта в регистр
OCR2 (по команде с мнемокодом операции OUT) байт принимается в регистр
временного хранения, из регистра второго переписывается в регистр OCR2 при
появлении в базовом счетчике кода числа 255.

При этом исключается
появление в сигнале PWM импульса со случайной длительностью.

а) C0M20=0                                    б)
С0М20=1

Рис.1

Таймер-счетчик типа В в
микроконтроллере типа t15 имеет имя Т/С1 (Х = 1). Исходный сигнал для работы
таймера-счетчика (РСК) имеет частоту 25,6 МГц при частоте тактового сигнала
микроконтроллера 1,6 МГц (1/16 РСК). В регистре управления имеется
дополнительный разряд CS1 Выбор сигнала для передачи на счетный вход базового
счетчика определяется комбинацией состояний разрядов CS13, CS12, CS11 и CS10 в
соответствии с табл.10. Вход для приема сигнала из внешнего источника
отсутствует.

Таблица 10

>

CS13	CS12	CS11	CS10	Сигнал
0	0	0	0	нет
0	0	0	1	РСК (16СК)
0	0	1	0	РСК/2 (8 СК)
0	0	1	1	РСК/4 (4 СК)
0	1	0	0	РСК/8 (2 СК)
0	1	0	1	РСКЛб (СК)
0	1	1	0	СК/2
0	1	1	1	СК/4
1	0	0	0	СК/8
1	0	0	1	СК/16
1	0	1	0	СК/32
1	0	1	1	СК/64
1	1	0	0	СК/128
1	1	0	1	СК/256
1	1	1	0	СК/512
1	1	1	1	СК/1024

В состав таймера-счетчика
входят два регистра сравнения - OCR10 и OCR11. Регистр OCR10 используются при
выполнении функции сравнения. Регистр OCR11 используется совместно с регистром
OCR10 при выполнении функции PWM. Базовый счетчик работает в режиме счета на
сложение и ведет счет от 0 до числа, код которого записан в регистре OCR11. Сигнал
0C1/PWM выдается на вывод порта РВ1.

В микроконтроллере типа tl5 в
работе таймера-счетчика Т/С1 участвуют разряды FOC1A и PSR1 регистра SFIOR (№
$2С).

В режиме сравнения при
установке в единичное состояние разряда FOC1A на выходе ОС1 устанавливается
требуемое значение сигнала немедленно, не дожидаясь совпадения кодов в базовом
счетчике и регистре сравнения. При этом запрос прерывания Т/С1 СОМР не
формируется и базовый счетчик не сбрасывается в нулевое состояние при СТС1 = 1.
Разряд FOC1A сбрасывается в нулевое состояние аппаратно. В режиме PWM он не
используется.

При установке в единичное
состояние разряда PSR1 сбрасывается в исходное (нулевое) состояние пересчетная
схема ПС. Разряд сбрасывается в нулевое состояние аппаратно.

5.3 Таймер-счетчик типа С

Таймер-счетчик типа С входит
в состав периферийных устройств микроконтроллеров типа 8535 и ml63 (Т/С2) и
типа ml03 (Т/СО). Он формирует запрос прерывания Т/СХ OVF при переполнении
восьмиразрядного базового счетчика TCNTX, может выполнять функцию сравнения/PWM
и работать в режиме счета реального времени. В структуру таймера-счетчика типа
С входят все элементы таймера-счетчика типа В и, кроме того, регистр ASSR (№
$30), мультиплексор М и внутренний генератор G.

В качестве исходного сигнала
для работы базового счетчика TCNT0 может использоваться тактовый сигнал
микроконтроллера СК или сигнал TOSC1 из дополнительного внутреннего генератора
G, к которому через выводы TOSC1 и TOSC2 подключен кварцевый резонатор КР2.

При частоте резонатора 32768
Гц ("часовой" кварц) параметры процессов в таймере-счетчике с высокой
точностью привязаны к единице измерения реального времени - секунде.

При нулевом состоянии разряда
AS0 регистра ASSR используется тактовый сигнал СК, при единичном состоянии - сигнал
генератора G (режим реального времени). Выбранный сигнал РСКО с выхода
мультиплексора М поступает в пересчетную схему ПС, в которой выполняется
деление частоты на 8, 32, 64, 128, 256 и 1024.

Сигналы с шести выходов
пересчетной схемы и сигнал с выхода мультиплексора поступают в схему управления
СУ1. Выбор сигнала для передачи на счетный вход базового счетчика определяется
комбинацией состояний разрядов CSOO, CS01 и CS02 регистра управления TCCR0 в
соответствии с табл.11.

Таблица 11

>

CS02	CS01	CS00	Сигнал
0	0	0	нет
0	0	1	РСКО
0	1	0	РСКО/8
0	1	1	РСКО/32
1	0	0	РСКО/64
1	0	1	РСКО/128
1	1	0	PC КО/256
1	1	1	РСКО/1024

При работе в режиме реального
времени (AS0 = 1) процесс счета в базовом счетчике привязан к сигналу TOSC1, а
запись в регистры TCCR0 и OCR0 п в счетчик TCNT0 - к сигналу СК. Для исключения
конфликтных ситуаций в счетчике TCNT0 в режиме реального времени используются
регистры временного хранения. При записи кода (но команде OUT) байт принимается
в соответствующий регистр временного хранения, при этом устанавливается в
единичное состояние соответствующий разряд регистра ASSR - TCN0UB при записи в
счетчик TCNTO, OCR0UB при записи в регистр OCRO, TCR0UB при записи в регистр
TCCR0. Перепись байта из регистра временного хранения в основной регистр или
счетчик привязана к сигналу TOSC1, при этом соответствующий разряд регистра
ASSR сбрасывается в нулевое состояние. Очередная запись в регистр пли счетчик
по команде OUT может производиться при нулевом состоянии соответствующего
разряда регистра ASSR.

У микроконтроллеров топа 8535
и ml63 для подключения кварцевого резонатора КР2 используются выводы порта РС6
п РС7, а у микроконтроллеров типа ml03 - специальные выводы корпуса.

В таймере-счетчике типа С в
микроконтроллере тина т163 (X = 2) в регистре TCCR2 имеется дополнительный
разряд FOC2 и в регистре SF1OR - дополнительный разряд PSD2.

В режиме сравнения при
установке в единичное состояние разряда FOC2 сигнал па выходе ОС2 принимает
требуемое значение немедленно, не дожидаясь совпадения сравниваемых кодов. При
этом запрос прерывания Т/С2 СОМР не формируется и базовый счетчик не
сбрасывается. Сброс разряда FOC2 в нулевое состояние выполняется аппаратно. В
режиме PWM разряд FOC2 не используется.

При установке в единичное
состояние разряда PSR2 сбрасывается в исходное (нулевое) состояние пересчетная
схема ПС.

Сброс разряда PSR2 в нулевое
состояние выполняется аппаратно.

5.4 Таймер-счетчик типа D

Таймер-счетчик тина D входит
в состав периферийных устройств микроконтроллеров типа 2313 и 4433, п имеет имя
Т/С1. Он содержит шестнадцатиразрядный базовый счетчик и выполняет функции
захвата и сравнения/PWM. .

На счетный вход
шестнадцатиразрядного базового счетчика TCNT1H, L с выхода схемы управления СУ1
может поступать тактовый сигнал микроконтроллера СК, или один из четырех
сигналов из пересчетной схемы, которая является общей для таймеров-счетчиков