Навчальні питання
Інтегральні тригери
Тригери Шмідта
Інтегральні тригери
Потенціальні (статистичні) тригери, які застосовуються у цифровій техніці збираються зі стандартних логічних елементів. У структурі цих тригерів враховується специфіка елементів, які застосовуються та зручності створення на них бази більш складних пристроїв.
По способу створення логічних зв'язків тригери поділяються на чотири види:
Тригери з роздільним запуском, або тригери з установочними входами – RS – тригери.
Тригери з рахуючим входом – Т – тригери.
Тригери з прийманням інформації по одному входу, або тригери затримки – D – тригери.
Універсальні тригери.
Тригери можуть бути синхронізучі (синхронними) або несинхронизучі (асинхронними). У синхронних тригерах спрацювання можливе тільки в момент дії синхронізуючого (тактуючого) імпульсу, який подається на спеціальний вхід.
Функціонування RS та Т – тригерів таке ж, як і у тригерів на транзисторах, розглянутих раніше.
D – тригери мають один інформаційний вхід та один синхронізуючий. Під дією вхідного сигналу та синхронізуючого імпульсу він приймає стани, які відповідають вхідному сигналу. При цьому нова інформація на виході тригера з'являється тільки після закінчення дії синхронізуючого імпульсу, тобто з затримкою на один такт.
Універсальні тригери призначені для виконання ряда функцій. Шляхом нескладних переключень у їх вхідних ланцюгах вони можуть бути перетворені у D – та Т тригери.
Умовні позначення розглянутих видів тригерів зображені на мал. 1., де призначення входів слідуюче:
вхід S – встановлення тригера у стан 1;
вхід R – встановлення тригера у стан 0;
вхід Т – зміна стану тригера на протилежне;
вхід D – записування інформації у D – тригер;
вхід С – синхронізація тригера.
Тригер з установлюючими входами (RS – тригер).
Схема RS – тригера, як і інших тригерів може бути виконана на елементах АБО-НІ ("2а.) та ТА-НІ ("2б.):
|
Табл.1. | n | n+1 | ||
| № | Rn | Sn | Qn | Qn+1 |
| 1 | 0 | 0 | 0 | 0 |
| 2 | 0 | 0 | 1 | 1 |
| 3 | 0 | 1 | 0 | 1 |
| 4 | 0 | 1 | 1 | 1 |
| 5 | 1 | 0 | 0 | 0 |
| 6 | 1 | 0 | 1 | 0 |
| 7 | 1 | 1 | 0 | - |
| 8 | 1 | 1 | 1 | - |
Розглянемо тригер на елементах АБО-НІ ("2.а.) і покажемо що незалежно від попереднього стану тригера: Q=1 або Q=0 подача сигналу 1 на вхід R (тобто R=1) переводить тригер у стан 0 (Q=0). Так само подача сигналу 1 на його вхід S (S=1), незалежно від попереднього стану тригера, переводить його в стан 1 (Q=1).
При відсутності сигналів на входах S i R (S=0, R=0) тригер може знаходитись в одному з двох стійких станів:
стан 1, при якому сигнал на вході Q=1, а сигнал на другому (інверсному) виході ;
стан 0, при якому Q=0, а .
Дійсно, стан RS – тригера при подачі на його входи R і S різноманітних комбінацій сигналів ілюструється таблицею 10.1. (таблиця переходів). В ній: Qn – стан тригера, в якому він знаходиться до подачі сигналів Rn і Sn на його входи, Rn і Sn – значення сигналів на входах R і S; Qn+1 – новий стан тригера, в який він переходить з стану Qn під дією сигналів Rn і Sn.
Нехай тригер знаходиться у стані Q=1 (). При подачі на його вхід R сигналу 1, а на вхід S сигналу 0 (тобто сигнал на вході S відсутній) на входи першого елемента АБО-НІ будуть діяти сигнали: Q=1 і S=0 після виконання операції АБО та інвертування його результату отримується сигнал . Цей сигнал подається на вхід другого елемента АБО-НІ і після виконання операції логічного додавання сигналом R=1 та інвертуванням його результату дає на виході Q сигнал 1. (див. рядок 6 табл. 10.1.).
Аналогічно можна показати, що знаходження тригеру у стані 0, подача сигналу 1 на вхід R не змінить стану тригера (рядок 5 табл. 10.1.).
Таким чином, незалежно від протилежного стану тригера подачею сигналу 1 на вхід R він переводиться в стан 0. Також можна показати, що з будь-якого попереднього стану подачею сигналу S=1, тригер переводиться у стан 1.
В тригері на елементах АБО-НІ комбінація сигналів R=1 і S=1 є забороненою так як в цьому випадку незалежно від попереднього стану тригера сигнали на його виходах Q і будуть дорівнювати 0, що недопустиме.
Тригер побудований на елементах ТА-НІ, має заборонену комбінацію сигналів R=0 і S=0, при якій на обох його виходах буде сигнал 1.
В цьому тригері обов'язково на одному з виходів повинен бути сигнал 1, комбінація сигналів R=1 і S=1 не змінює стан тригеру (як і комбінація R=0 і S=0 у попередній схемі).
Тригер на елементах ТА-НІ називають тригером з інверсним керуванням, так як він встановлюється в стан 0 сигналом R=0 і в стан 1 сигналом S=0. (Інверсія по відношенню до керуючих сигналів RS – тригера на елементах АБО-НІ).
|
Табл.2. | n | n+1 | ||
| № | Rn | Sn | Qn | Qn+1 |
| 1 | 0 | 0 | 0 | - |
| 00000; border-right: none; padding-top: 0in; padding-bottom: 0in; padding-left: 0.08in; padding-right: 0in;">2 | 0 | 0 | 1 | - |
| 3 | 0 | 1 | 0 | 0 |
| 4 | 0 | 1 | 1 | 0 |
| 5 | 1 | 0 | 0 | 1 |
| 6 | 1 | 0 | 1 | 1 |
| 7 | 1 | 1 | 0 | 0 |
| 8 | 1 | 1 | 1 | 0 |
Синхронізуючий RS – тригер ("3.).
Схема синхронізуємого на елементах ТА-НІ тригера відрізняється від несинхронізуємого "2.б. тільки вхідною логічною схемою, на яку крім інформаційних сигналів поступають синхроімпульси.
При відсутності сигналів на інформаційних виходах R=0 і S=0 незалежно від наявності або відсутності сигнала на синхронізуючому вході, тобто С=0 або С=1, сигнали =1 і =1 не можуть змінити попереднього стану тригера (див. табл.10.2. станів RS – тригера з інверсним керуванням, рядки 7,8).
При подачі інформаціонного сигналу 1 на один із входів і відсутності синхронізуючого сигналу (С=0), сигнали на входах =1 і =1 не можуть змінити попереднього стану тригера.
В момент подання синхронізуючого імпульсу С=1 на вхідну логічну схему, сигнали на його виходах приймають значення = і =. Припустимо, що тригер знаходився у стані 0, (Q=0,), а на його входи подається комбінація R=0 і S=1, тоді на входах елемента ТА-НІ (верхній на "2.б.) буде діяти комбінація і . Цими сигналами тригер переводиться в стан 1.
Забороненою комбінацією для синхронного RS – тригера з інверсним керуванням являється комбінація R=1 і S=1, так як при наявності синхроімпульсу на входах логічної схеми, вона приводить до комбінації ==0 і ==0, яка є забороненою.
Тригер з рахуючим входом (Т тригер).
На "4. зображений один з варіантів організації рахуючого запуску тригера за допомогою логічних елементів.
Схема Т тригера складається з схеми RS – тригера з установочними входами, зібраного на логічних елементах АБО-НІ, елементів затримки і двох елементів U, на один із входів якого подається запускаючий імпульс А. сигналом 1 на вході S RS – тригера встановлюється стан 1, а при R=1 у стан 0.
На другі входи елементів ТА подаються сигнали з прямого Q і інверсного виходів RS – тригера. Елементи затримки затримують сигнали з виходів схем ТА на час, рівне довжині вхідного імпульсу А.
Нехай тригер знаходиться у стані 0, тобто Q=0 а =1, тоді на вхід елемента ТА1 з інверсного виходу подається сигнал 1, а на вхід елемента ТА2 – сигнал 0. при подачі вхідного запускаючого імпульсу на вхід А елементів ТА сигнал 1 буде тільки на виході елемента ТА1. після затримки на час дії вхідного імпульсу він подається на вхід S RS – тригера і встановлює його в стан 1, так як протилежне попередньому стану тригера.
При подачі слідуючого запускаючого імпульса сигнали 1 на обох входах будуть вже у елемента ТА2, так як стан тригера попереднім імпульсом запуска було змінено на протилежний, при якому Q=1а =0. І тепер з виходу другого елемента затримки сигнал 1 буде поданий на вхід R RS – тригера, що змінить його стан на 0.
Таким чином, кожним вхідним імпульсом стан тригера буде змінюватися на протилежний.
Елементи затримки необхідні для того, щоб тригер перекидався тільки після закінчення запускаючого імпульсу. При їх відсутності, якщо довжина запускаючого імпульсу опиняється більше часу перекидання тригера, сигнали на виході тригера змінюються на протилежні і відбудеться наступне перекидання тригера. Таким чином за час дії вхідного імпульсу відбудеться два перекидання, що недопустимо.
Інші варіанти схем Т – тригера можна побачити в Л.1 с.367-368.
Тригер затримки (D – тригер) ("5).
Призначений для запису інформації поступаючої на вход D. Ця інформація записується в тригер під час дії синхронізуючого імпульсу, поступаючого на вхід С, а на виході тригера воно з'являється тільки після його закінчення. D – тригер виконаний на двух синхронізуючих RS – тригерах.
Якщо на вхід D поданий сигнал 1, то при надходженні синхронізуючого імпульсу він записується в тригер Т1.
Після закінчення синхроімпульсу сигнал на виході схеми ТА-НІ2 стає рівним 1 і інформація з тригера Т1 переписується в тригер Т2.
Якщо на вхід D поданий сигнал 0, то після інверсії він подається на вхід R тригера Т1 і в момент приходу синхроімпульсу в тригер Т1 буде записаний 0. Після закінчення синхроімпульсу інформація з тригера Т1 переписується в тригер Т2.
Якщо інформація на вході D не змінюється до моменту приходу наступного синхроімпульсу, то інформація в тригері залишається попередньою.
Умовне позначення двоступеневого D – тригера на структурних схемах зображено на "6.
II. Тригер Шмідта
В основі тригера Шмідта лежить перемикач струму, схема якого зображена на "7. Перемикачем струму називають симетричну схему (Rk1=Rk2, β1=β2), в якій заданий струм I0 протікає через ту або іншу її гілку в залежності від величини управляючої напруги e(t) при фіксованій напрузі Е на другому її вході.
Особливостями перемикача струму є:
керування станом схеми здійснюється не струмом (як у транзисторних ключах), а напругою;
використання ненасиченого режиму транзисторів у відкритому стані.
У статичному режимі (е1(t)=const). Параметри елементів схеми та джерел напруги: Rk1=Rk2, Rэ, Ek та Е вибираються такими, щоб транзистори схеми у відкритому стані не заходили в область насичення, тобто іб1=іб2<Iбн, ік1=ік2<Iкн та I0<Iкн.
При е1(t)=Е обидва транзистора відкриті, у кожному з плеч протікає струм 0,5I0, а напруги на участках Б-Э транзисторів обох плечей схеми однакові і рівні: Uбэ1=Uбэ2=Е-I0Rэ.
Фізичні процеси в режимі переключення.
Зменшимо е1(t) на величину . При цій напрузі Uбэ1 транзистора також зменшиться на величину , що приведе до зменшення його струму у десятки разів, тобто його запиранню. В момент запирання VT1 струм, протікаючий через опір Rэ зменшиться до величини 0,5I0, що приведе до збільшення Uбэ2 і зростанню струму транзистора VT2 до величини.
Якщо тепер, навпаки, збільшити е1(t) на величину (у порівнянні з величиною Е=сonst), то виникне зворотнє переключення схеми у стан, при якому VT1 відкритий і через нього протікає весь струм I0, а транзистор VT2 – закритий.
Величини е1(t)=Е-=е- та е1(t)=Е+=е+ називаються відповідно запираючою і відпираючою напругами.
Таким чином перепад напруги е1(t) величиною відносно його середнього значення, рівне Е, забезпечує переключення струму I0 з одного плеча схеми в інше.
Для забезпечення ненасиченого стану транзисторів схеми у відкритому стані необхідно виконати умову Uкб0 або UкUб, тоді колекторний перехід не повністю зміщується у прямому напрямку, тобто: Uк=Ек-αI0Rке+=Е+, де α – коефіцієнт передачі струму в схемі зі спільною базою.
В основі тригера Шмідта покладено розглянутий вище перемикач струму. Один з варіантів його схеми зображений на "8.:
U2
Схему перемикача струму складають VT1, VT2, Rk1, Rk2, R1 та Rэ. Резистори R2 та R3 образують дільник напруги, діючого на колекторі VT1 з коефіцієнтом ділення :
Резистори R2 та R3 образують ланцюг ПОС з колектора VT1 на базу VT2.
З кожного плеча дільника напруги підводиться до бази VT2. На відміну від перемикача струму величина Uб транзистора VT2 не є постійною і залежить від стану транзистора VT1. Тригер Шмідта так само, як і раніше розглянуті тригери має два стійких стани, але на відміну від них при відсутності сигналу запуска на його вході (U1=0) або при його величині, меншій I0Rэ+, він знаходиться у стійкому стані, при якому VT1 закритий, а VT2 – відкритий і працює в активному режимі при цьому:
Uк1=Ек; UR3=Ек; Uк2=Ек-I0Rk.
Цей стан тригера є стійким та може запам'ятовуватися як завгодно довго, транзистор VT1 утримується в закритому стані напругою URЭI0 RЭ, рівним напрузі запирання транзистора. Транзистор VT2 утримується у відкритому стані напругою Uбэ2=Ек-I0RЭ.
Для перекидання схеми тригера потрібно подати на його вхід напругу U1I0RЭ+. В результаті транзистор VT1 привідчиняється, з′являється приріст струму його колектора Iк1. Це викликає зменшення напруги на колекторі VT1 та напруги UR3, утримуючого VT2 у відкритому стані. транзистор VT2 підзакривається, в результаті URэ зменшується, а це призведе до ще більшого відпирання VT1 і запиранню VT2. Процес відпирання VT1 і запирання VT2 проходить лавиноподібно.
Напруга , при якому відбувається перекидання тригера і переключення струму I0 з транзистора VT2 у VT1, називається напругою спрацювання тригера.
Після перекидання тригера напруга на колекторі VT1 Uк1=Ек-I0Rк складає десяті долі вольта, Uбэ2=I0RЭ-Uк1I0RЭ; Uк2= Ек. В цьому стані тригер буде утримуватися до того часу, поки керуюча напруга на його вході .
Для зворотнього перекидання тригера необхідно подати на його вхід напругу , зване напругою відпускання тригера.
Величина управляючої напруги U1=I0RЭ не призводить до зміни стану тригера, так як при цьому потенціали баз обох транзисторів опиняються однаковими.
Вихідний сигнал в тригері Шмідта знімається з колектора VT2, який не зв'язаний ланцюгом ПОС. У вигляді роботи транзисторів в його схемі в активному режимі, тривалість перехідних процесів опиняється малою, перепади вихідної напруги не містять фронтів, тобто форма вихідного сигналу близька до прямокутної.
Характеристика передачі тригера Шмідта ("9.) як і інших тригерів має "петлю гестерезіса", ширина якої складає .
На мал. 10 показаний спосіб використання тригерів Шмідта у якості порогового прилад, який можна застосовувати у дискримінаторі амплітуд або в нормалізаторі амплітуди імпульсів.
В заключенні відмітимо, що в схемі тригера Шмідта не бажане велике перевищення вхідного сигналу , так як транзистор VT1 опиняється в режимі насичення, що не приводить до порушення умов його функціонування, але помітно знижує швидкодію.
Заключення
В лекції були розібрані основні направлення створення схем тригерів на логічних елементах, що являється основою для самостійного вивчення різноманітності схем інтегральних тригерів з різноманітними властивостями.
Окремим питанням виділено розгляд властивостей тригера Шмідта, який у вихідному стані завжди знаходиться в одному й тому ж стійкому стані та має високу швидкодію без застосування спеціальних схемотехнічних способів його підвищення.