Министерство общего и
профессионального образования
Российской
Федерации
Санкт-Петербургская государственная академия
холода и
пищевых технологий
Кафедра электротехники
ОСНОВЫ ЦИФРОВОЙ ЭЛЕКТРОНИКИ
Методические указания
для самостоятельного изучения дисциплины
''Электротехника и основы электроники''
для студентов всех специальностей
Санкт-Петербург 1999
УДК 621.3
А. Н.
Кузьмина Т.Г. , Новотельнова А. В. Основы
цифровой
электроники: Метод. указания для сомостоятельного изучения дисциплины ''
Электротехника и основы электроники '' для студентов всех спец. - СПб.: СПбГАХПТ , 1999. - 41 с.
Содержит основные сведения о современной
элементарной базе цифровых электронных схем.
Ил. – 25 , табл . – 7 , библиогр. – 10 назв.
Рецензент
Канд.
техн. наук, доцент А. И. Васильев
Одобрены
к изданию советом факультета техники пищевых производств
©
Санкт-Петербургская государственная
академия холода и пищевых технологий, 1999
ВВЕДЕНИЕ
Любая электронная схема от простейшего выпрямителя до сложней-шей ЭВМ
предназначена для обработки электрического сигнала: усиление (масштабирование),
выпрямление, сглаживание (изменение формы, запоми-нание, суммирование и пр.).
По способу представления обрабатываемого сигнала электронные устройства принято
подразделять на аналоговые и цифровые.
В аналоговых устройствах используются переменные, изменяющие свое значение в
определенном диапазоне значений между верхним и ниж-ним пределами. Это
естественно, когда обрабатываемые сигналы являются непрерывными по своей
природе или представляют собой непрерывно изменяющиеся напряжения, поступающие
от измерительных приборов (например, от устройств для измерения температуры,
давления, влажности и т.п.). Пример аналогового сигнала U
(t) приведен на рис. 1,а.
Однако входной сигнал по своей природе может быть
и дискретным, например, импульсы в детекторе частиц или ''биты'' информации,
поступаю- щие от ключа, клавиатуры или ЭВМ. В подобных случаях удобно
использо-вать цифровую электронику, т.е. схемы, которые имеют дело с информацией,
представленной в виде ''единиц'' и ''нулей''. Цифровые переменные имеют только
два уровня, (рис. 1,б). Эти уровни напряжения называют верхним и нижним, или
обозначают терминами ''истина'' и ''ложь'', которые связаны с булевой логикой,
или ''включено'' и ''выключено'', которые отражают состояние релейной системы,
а чаще ''нулем'' и ''единицей''.
Благодаря высокой эффективности цифровые методы широко используются для
передачи, отбора и запоминания информации, даже в тех случаях, когда входные и
выходные данные имеют непрерывную или анало- говую форму. В этом случае
информацию необходимо преобразовывать при помощи цифро-аналоговых (ЦАП) и
аналогово-цифровых преобразователей (АЦП).
а
б
верхний предел высокий уровень
нижний предел низкий
уровень
а
–аналоговый сигнал; б –цифровой сигнал;
1. ЦИФРОВЫЕ ИНТЕГРАЛЬНЫЕ МИКРОСХЕМЫ
Интегральная микросхема – это
микроэлектронное изделие выпол-няющее определенную функцию преобразования и
обработки сигнала и имеющее не менее пяти элементов (транзисторов, диодов,
резисторов, кон- денсаторов), которые нераздельно связаны и электрически
соединены между собой так, что устройство рассматривается как единое целое.
Высокая надежность и качество в сочетании с
малыми размерами, массой и низкой стоимостью интегральных микросхем обеспечили
их широ- кое применение во многих отраслях народного хозяйства.
По конструктивно-технологическим признакам
различают пленочные, полупроводниковые и гибридные микросхемы.
Пленочные микросхемы изготавливают
посредством послойного нанесения на диэлектрическое основание (подложку) пленок
различных материалов с одновременным формированием транзисторов, диодов и т.п.
Пленочные микросхемы делятся на тонкопленочные (толщина пленки до 1мкм) и
толстопленочные.
Полупроводниковая интегральная микросхема – это интегральная микросхема, все элементы и
межэлектродные соединения которой выполне- ны в объеме и на поверхности
проводника (рис. 2 а,б).
При изготовлении
полупроводниковых интегральных микросхем обычно используют планарную
технологию.
Активные и пассивные элементы полупроводниковой интегральной микросхемы
избирательно формируют в одном монокристалле полупровод- ника. Соединение
элементов между собой в полупроводниковой интеграль- ной микросхеме может быть
выполнено как в объеме, так и на поверхности монокристалла полупроводника путем
создания на окисленной поверхности полупроводника токоведущих дорожек,
например, методом вакуумного на-пыления металла. В качестве конденсаторов в
микросхемах используют об-ратно смещенные p-n-переходы
или конденсаторные структуры Si-SiO2-металл. Роль резисторов
выполняют участки поверхности полупроводни-кового кристалла или p-n-переход,
смещенный в прямом или обратном нап-равлении, а также канал МДП-транзисторов.
В интегральной микросхеме не всегда можно указать границу между отдельными
элементами. Например, вывод конденсатора может одновре-менно являться
электродом конденсатора. Из-за малых межэлектродных расстояний и наличия общего
для всех элементов схемы кристалла (подлож-ки) в микросхемах создаются
достаточно сложные паразитные связи, а так же появляются паразитные элементы, которые,
как правило, ухудшают все парараметры микросхемы, как функционального узла
радиоэлектронной аппаратуры.
а
б
в
Рис. 2
а – эквивалентная схема; б –
структура полупроводниковой интегральной микросхемы;
в – структура гибридной
интегральной микросхемы;
Гибридная интегральная микросхема – это интегральная
микросхема
пассивные элементы которой выполнены посредством нанесения
различных пленок на поверхность диэлектрической подложки из стекла, керамики
или ситалла, а активные элементы – навесные полупроводниковые приборы без
корпусов (рис. 2,в).
Гибридные интегральные микросхемы позволяют
использовать пре- имущества пленочной технологии в сочетании с
полупроводниковой тех-нологией.
Полупроводниковая интегральная микросхема
может быть изготов- лена по совмещенной технологии – активные элементы
выполнены в объеме полупроводникового монокристалла, а пассивные элементы – на
защищен-ной (например, окислом) поверхности монокристалла в тонкопленочном
ис-полнении. На этой же поверхности сделаны и токопроводящие дорожки и
площадки. Поскольку транзисторы и диоды полупроводниковой интеграль- ной
микросхемы, изготовленной по совмещенной технологии находятся внутри
монокристалла (подложки), размеры такой интегральной микросхе-мы могут быть
значительно уменьшены по сравнению с размерами гибрид-ной интегральной
микросхемы, в которой используются дискретные актив-ные элементы, занимающие
сравнительно много места на подложке.
1.1. Основные параметры интегральных микросхем
Плотность упаковки – это число
элементов электронной схемы в одном кубическом сантиметре объема интегральной
микросхемы.
Степень интеграции x
определяется количеством элементов n, вхо- дящих в
состав интегральной микросхемы.
x = lg n
Микросхема 1 степени интеграции содержит до 10 элементов (мало-
масштабная интегральная схема – мис). Микросхема 2 степени интеграции
(среднемасштабная – сис) содержит от 10 до 100 элементов. Микросхема 3 степени
интеграции содержит от 10² до 10³ элементов и относится к катего-рии
больших интегральных микросхем (БИС). Сверхбольшие (СБИС) имеют
степень
интеграции более 1000 элементов (табл. 1).
Таблица 1
Уровень
сложности
ИС
Количество
интегрированных
элементов
Параметры функционального
назначения ИС
Биполярные
ячейки, простые логические
элементы,
дифференциальные усилительные
каскады
регистры, сумматоры, операцион- ные усилители, коммутаторы
Полупроводниковые
запоминающие и ариф-
метико-логические
устройства
Микропроцессоры,
однокристальные микро-
ЭВМ, аналого-цифровые
преобразователи
1.2. Серии и семейства серий интегральных схем
Серия – это комплект из нескольких
типов интегральных схем, имею- щих единое конструктивно-технологическое
исполнение и предназначен- ных для совместного применения в аппаратуре.
Интегральные схемы, входя- щие в серию, имеют единые эксплутационные показатели
и используются как совместимые наборы деталей, пригодные для создания
электронной ап- паратуры любой степени сложности.
Серии интегральных схем, совместимые друг
с другом по логическим
уровням, условиям эксплуатации и конструктивным
показателям, могут образовывать семейства серий интегральных схем.
2. ЛОГИЧЕСКИЕ
ЭЛЕМЕНТЫ
Логические и
запоминающие элементы составляют основу устройств цифровой обработки информации
– вычислительных машин, цифровых измерительных приборов и устройств
автоматики. Логические элементы выполняют простейшие логические операции над
цифровой информацией: преобразуют по определенным
правилам входную информацию в выход-ную. Операции, используемые при обработке
цифровой информации, осно-ваны на двоичной системе счисления, представляющей
информацию в виде слов – комбинаций символов 1 и 0.
Обработка цифровой
информации логическими элементами произво-дится по законам и правилам алгебры
логики, разработанной в XIX веке английским ученым
Дж. Булем.
Логические
преобразования двоичных сигналов включают три элементарные операции:
1.
логическое сложение (дизъюнкцию) или операцию
ИЛИ
F=x1+x2+…+xn
2. логическое умножение (конъюкцию) или операцию И
F= x1 · x2·…·xn
2.
логическое отрицание (инверсию) или операцию НЕ
F= x
Определение этих операций дается с помощью таблиц истинности, содержащих
перечисление всех возможных сочетаний (наборов) входных переменных (входных
слов).
Каждая простая логическая функция может быть технически реализо- вана простыми
элементами, к которым относятся элементы И, ИЛИ, НЕ и их комбинации.
На
рис. 3 приведены условные обозначения логических элементов и таблицы
истинности.
Из простых элементов можно составить сколь угодно сложные
логи-ческие устройства, например, счетчики импульсов, регистры, сумматоры,
блоки памяти и т.п.
На практике применяют комбинированные элементы,
реализующие две логические операции, например, элементы И-НЕ и ИЛИ-НЕ. Они
назы-ваются функционально полными, т.к. позволяют реализовать любую логи-ческую
функцию. Например, имея набор элементов И-НЕ можно построить схему ИЛИ.
Наименование
функции
Условное графи-
ческое обозначение
Выражение
функции
x1
x2
ИЛИ
y= x1+x2
y
y= x1 ·x2
y
_
y= x1
y
___
y= x1+x2
y
____
y= x1 ·x2
y
Рис. 3
Элемент И-НЕ (штрих Щеффера)
выполняет операцию
___________
F= x1 · x2 · x3 ·…· xn
Элемент ИЛИ-НЕ (стрелка Пирса) выполняет
операцию
_____________
F=x1+x2+ x3+…+xn
Примеры использования функционально полных элементов сведены в таблице 2, где
показано, как набором элементов И/-НЕ можно реализовы- вать функции И, ИЛИ, НЕ.
Таблица 2
И-НЕ
y1=x=x ·x
т. к. x ·x ·x ·…=x
y2=x1 ·x2= x1 ·x2
т. к. x= x
y3= x1 +x2= x1 · x2
т. к. x1 ·x2= x1 +x2 -
теорема де
Моргана
Реализация логических
устройств на базе комбинированных элементов упрощает компановку и ремонт
устройств.
3.
СХЕМНЫЕ РЕАЛИЗАЦИИ ЛОГИЧЕСКИХ ЭЛЕМЕНТОВ
Основой для
построения узлов импульсной и цифровой техники служат полупроводниковые
ключевые схемы. Ключевая схема (ключ) позволяет подключать нагрузку к источнику
или отключать ее и таким образом коммутировать ток в нагрузке. В качестве
электронных ключей применяют диоды, транзисторы, тиристоры и некоторые другие
электронные приборы.
3.1. Ключевой режим
работы биполярного транзистора
Простейший
транзисторный ключ – каскад на биполярном транзисто-ре, включенный по схеме с
общим эмиттером, представлен на рис. 4. Выход-
ное сопротивление транзистора
по постоянному току со стороны электродов коллектор-эмиттер может изменяться в
широких пределах в зависимости от положения рабочей точки на вольт-амперной
характеристике (рис. 5).
Рис. 4
Рис. 5
Точка 1 на рис. 5 соответствует режиму отсечки (состояние
''выключе-но''), в котором падение напряжения на транзисторе V'КЭ близко к напряже-нию источника питания EК. Точки IК и IБ при этом
минимальны и равны обратному току коллекторного перехода IКО.
Точка 2 (состояние
''включено'') соответствует режиму насыщения. При этом через транзистор
протекает максимально возможный при данных EК и RК ток, практически равный ЕК/RК, т.е. определяемый величиной
нагрузочного сопротивления. Падение напряжения на транзисторе VКЭ'' в этом случае
минимально.
Для переключения
транзистора из режима отсечки в режим насыще-ния необходимо обеспечить
определенный ток базы IБ'', для чего на эмит-терный переход
требуется подать соответствующее этому току напряжение VБЭ.
Важнейшим
показателем работы электронных ключей является их быстродействие, которое
определяется скоростью протекания переходных процессов при переключении.
Мгновенное переключение транзисторного ключа невозможно из-за инерционности
свойств транзисторов, а также наличия паразитных реактивных элементов
схемы и проводников.
Рис. 6
Переход транзистора
из одного стационарного состояния в другое происходит с задержками времени tВКЛ и tВЫКЛ (рис.
6). Длительность фронта включения tВКЛ зависит от времени распространения
носителей от эмиттера через базу к коллектору и значения коллекторной емкости.
Это время уменьшается при увеличении тока базы.
Задержка выключения tВЫКЛ связана
с тем, что под действием выклю-чающего сигнала происходит рассасывание
заряда, накопившегося в базе
при насыщении транзистора.
Таким образом,
быстродействие транзисторного ключа зависит от частотных свойств используемого
транзистора и параметров импульса базового тока. Порядок величин задержек
составляет от долей единицы до микросекунд.
Ключевые схемы
широко используются в устройствах, оперирующих с информацией, представленной в
цифровой форме. В частности, их применяют в элементах, выполняющих
простейшие логические операции. Переключение основной схемы из одного состояния
в другое производится с помощью управляющих сигналов, подаваемых на ее вход.
Эти сигналы могут быть представлены в виде ступенчатого или импульсного
напряже-ния.
В логических
устройствах сигнал может принимать только два значения:
логического нуля и логической единицы. Если логической единице соответствует
высокий потенциальный уровень, а логическому нулю – низкий, такую логику
называют положительной (позитивной). В противном случае логика
называется отрицательной (негативной). Интегральные логические элементы
изготавливаются в основном для работы в позитивной логике.
Рассмотренный нами
простейший транзисторный ключ выполняет логическую операцию отрицания (операцию
НЕ). Высокому уровню напряжения на входе ключа (''1'') соответствует
низкий уровень напряжения на его выходе (''0''), и наоборот.
В совокупности с
другими элементами транзисторные ключи могут реализовать более сложные функции.
3.2.
Транзисторно-транзисторная логика (ТТЛ)
Простейшая ключевая
схема имеет один управляющий вход и один выход. В общем случае число входов и
выходов может быть больше. На рис.7 приведена схема логического элемента
И-НЕ, построенная на основе
транзисторного ключа. В состав
элемента входит ключевая схема на транзисторе VT2. Управление схемой производится с помощью многоэмит-терного
транзистора VT1.
Многоэмиттерный транзистор разработан специ- ально для микроминиатюрных
логических устройств. На его входах (эмиттеры) могут подаваться сигналы
высокого (''1'') либо низкого (''0'') уровня.
Рассмотрим принцип работы схемы. Если на
все входы (в данном случае на три) подан высокий положительный
потенциал ( x1=x2=x3=1),
Рис. 7
транзистор VT1 закрывается, потенциал коллектора VT1 близок к
напряжению +Eк,
что приводит к отпиранию транзистора VT2.
Напряжение на выходе VT2 устанавливается низким,
т.е. выходной сигнал соответствует логическому нулю (F=0).
При наличии на одном
из входов логического нуля, например, x1=0, VT1 открывается. На коллекторе транзистора VT1 в этом режиме устанавли-вается низкий потенциал, и
что приводит к закрытию транзистора VT2. На
выходе устанавливается высокий потенциал, соответствующий логической единице,
т.е. при x1=0 F=1 при любом состоянии
входов x2 и x3. Таким
обра-зом схема реализует функцию ЗИ-НЕ.
3.3.
Логические элементы на основе полевых
транзисторов
3.3.1.
МОП-транзисторная логика на ключах одного типа
проводимости
Одним из основных достоинств полевых транзисторов с изолирован- ным затвором
(МОП-транзисторов) по сравнению с биполярным является более высокая
технологичность и возможность изготовления на одной под-ложке большого числа
приборов с идентичными параметрами. Кроме того, полевые транзисторы имеют очень
высокое входное сопротивление и практически не потребляют мощности по входной
(затворной) цепи.
Если логические элементы на базе полевых транзисторов выполнены по интегральной
технологии, то в качестве нагрузки ключевого транзистора с точки зрения
упрощения технологии оказывается более выгодным исполь-зовать не резистор, а
второй МОП-транзистор, у которого затвор и исток замкнуты.
Транзисторы пМОП-типа являются в 2-3 раза более быстродействую-щими по
сравнению с транзисторами рМОП-типа и требуют меньшей пло-щади
полупроводниковой поверхности, существенно более экономичны и поэтому часто
используются в микромощных БИС.
На
рис. 8 представлен инвертор на МОП-транзисторах с п-каналом и использованным
затвором. Нагрузкой инвертора в этой схеме служит тран-зистор VT1,
затвор которого соединен с источником положительного напря-
Рис. 8
жения. Поскольку вольт-амперная
характеристика транзисторов нелинейна, то и выходное сопротивление при
переключении изменяется нелинейно. По этой причине данная схема получила
название ключа с нелинейной нагрузкой.
Транзистор VT2 называется активным (управляющим). При низком
входном потенциале (логический ''0'' на входе) транзистор VT2 закрыт, ток
-9 -10
стока IС=10 – 10 А и менее, VВЫХ »
EК (логическая ''1'' на выходе).
Когда на входе
высокий потенциал (логическая ''1'' на входе), транзис-тор VT2 отпирается, сопротивление канала резко падает и VВЫХ » 0
(логичес-кий ''0'' на выходе). Таким образом, в результате переключения
транзистора выходное напряжение изменяется от EК до 0, т.е. схема реализует логичес-кую
функцию НЕ.
3.3.2.
МОП-транзисторная логика на комплиментарных транзисторах
(КМОП-логика)
В основу
построения данной логики положен комплиментарный
транзисторный ключ, состоящий
из последовательно соединенных полевых транзисторов с разным типом проводимости
канала (рис. 9). В такой схеме коммутируются оба транзистора одновременно, так
как затворы их соедине-ны, т.е. на оба затвора поступает управляющий сигнал.
Рис. 9
При низком уровне
входного сигнала открыт транзистор VT2 с р-каналом,
а транзистор VT1 с п-каналом закрыт. При
этом выходное напряже- ние снимаемое со стоков обоих транзисторов, примерно
равно ЕО.
При высоком уровне
входного сигнала открыт транзистор VT1, а тран-
зистор VT2 закрыт, т.е.
выходное напряжение близко к нулю. Схема реали-зует логическую функцию НЕ.
Основным достоинством
этой схемы по сравнению с предыдущей является то, что в статическом состоянии
один из транзисторов всегда зак-рыт, и поэтому мощность, потребляемая от
источника питания, очень мала. Расход мощности источника питания происходит
только при переключении транзисторов и определяется в основном процессами
перезаряда паразитных емкостей.
Недостатки схем на
комплиментарных транзисторах – большое число элементов в логических схемах,
усложнение технологии их изготовления, что приводит к увеличению площади
кристалла и стоимости изготовления по сравнению с интегральными схемами на
однородных МОП-транзисторах.
3.4.
Эмитеррно-связанная логика (ЭСЛ)
В логических
элементах ЭСЛ в качестве ключа применяют транзисторные переключатели тока,
производящие переключение тока от одной нагрузки к другой (рис. 10).
Рис. 10
Принцип работы
переключателя тока аналогичен принципу работы дифференциального усилительного
каскада в режиме ограничения амплиту-ды выходного сигнала. На базу транзистора VT2 дифференциального усили-теля подается напряжение
смещение ЕСМ, а а
переключение тока IО генерато-ра тока с транзистора VT1 на транзистор VT2 происходит за счет подачи на базу
транзистора VT1 управляющего сигнала от внешнего
источника. Для надежного переключения транзисторов достаточно изменения уровня
вход-ного управляющего сигнала примерно на 0,5 ¸
0,6 В.
Глубокая
отрицательная обратная связь по току в схеме дифферен-циального каскада
обусловливает то обстоятельство, что коллекторный ток каждого из транзисторов
не может превысить ток генератора тока в эмиттер-ной цепи транзисторов. Выбором
элементов схемы можно добиться выпол-нения условия IО < IК.НАС, поэтому
транзисторы не переходят в режим насыще-ния и при переключении остаются в
активном режиме. Эта особенность в сочетании с хорошими частотными свойствами
транзисторов и самой схемы переключателей тока определяет ее высокое
быстродействие. Время переключения таких схем может быть порядка нескольких
наносекунд.
Связь между транзисторами в переключателе тока осуществляется через генератор
тока, включенный в неразветвленную цепь эмиттеров транзисторов. Это
обстоятельство обуславливает название логических элементов, построенных на
рассмотренном типе ключа, – эмитеррно-связанная логика.
Рассматриваемая схема имеет два выхода: F1 и F2. На выходе F2 фик-сируется результат операции
эквивалентности F2 = x, а на выходе F1 – опера-ции НЕ
F1 = x.
Когда на логическом
входе действует напряжение логической едини-цы (x =
1), транзистор VT1 открывается,
а VT2 – запирается. При этом на логическом выходе F2 имеем
логическую единицу (F2 =1), а на выходе F1 – логический
ноль (F1 =0).
Если напряжение на входе элемента становится равным напряжению логического ноля
(x=0), транзистор VT1 закрывается, а транзистор VT2 открывается. В этом случае на
логическом выходе F1 имеем логическую единицу (F1 =1), а на логическом
выходе F2 – логический ноль (F2 =0).
3.5.
Интегральная инжекционная логика (И²Л-логика)
Схемы И²Л выпускаются только в интегральном исполнении. И²Л-схемы работают с весьма малыми перепадами логических уровней и
требуют минимальной площади поверхности полупродниковой подложки. Показатель
степени ''два'' в обозначении указывает на то, что транзистор,
осуществляющий питание (инжектор), работает в режиме двойной инжекции.
На рис. 11 изображен
инвертор, выполненный в интегральной инжекционной логике. Питание И²Л-схем осуществляется от источника тока через p-n-p-переход
транзисторов VTП, имеющих общую эмиттерную p-область,
называемую инжектором. Транзисторы VTП имеют продольную структуру,
причем p-область базы транзистора VTП физически совмещена с
эмиттерной p-областью транзистора VT.
Рис. 11
Изменение значений переменной X на входе изменяет путь тока инжекции
IП = αU∙I.
При X=1, соответствующей
высокому потенциалу на входе, ток IП
поступает на базу транзистора VT, вызывая его насыщение. На выходе устанавливается низкий потенциал,
соответствующий логическому ''0'': F =0. При X=0,
что соответствует входному потенциалу близкому к нулю, весь ток IП поступает во входную цепь. Транзистор VT закрывается, и на выходе
устанавливается высокий потенциал: F =1.
Параметры
логических элементов
Средняя потребляемая
мощность – Pср
Pср = 0,5(Pº + P¹),
где Pº – мощность потребляемая
логическим элементом, находящимся в состоянии ''0'', P¹ – в состоянии ''1''. При возрастании
частоты переключений элемента потребляемая мощность может существенно возрасти.
Коэффициент
объединения по входу Коб – определяет
максимальное число входов логического элемента. Основные логические элементы
имеют Коб = 2 – 4. Увеличение числа
входов достигается применением специаль-ного устройства – расширителя. При этом
удается получить Коб >10.
Коэффициент
разветвления по выходу (нагрузочная способность) Кразв, определяет максимальное число аналогичных
микросхем, которое можно подключить к данному логическому элементу без
нарушения его нормальной работы. Выпускаемые промышленностью логические
элементы имеют Кразв = 4 – 10.
Увеличить нагрузочную способность можно, подключив к выходу логического
элемента буферный усилитель.
Быстродействие
– характеризуется временем задержки распрастране-
ния сигнала и определяет
быстроту реакции логического элемента при воздействии входного напряжения.
Помехоустойчивость
– характеризует невосприимчивость логических элементов к изменению своих
состояний под воздействием напряжения помех. Помехоустойчивасть оценивается
наибольшим напряжением помехи, которая не вызывает ложного срабатывания
логического элемента.
В таблице 3
приведены основные параметры цифровых логических элементов различных типов.
Таблица 3
Параметр
ТТЛ
ЭСЛ
И²Л
п-МОП
КМОП
Напряжение пи-
тания Ек, В
Потребляемая мощность Рср, мВт
Коб
Кразв
Быстродействие,
нс
Генерация помех
Уровень допусти-
мых помех
5
2 – 44
2 – 8
10
5 – 20
Сильная
0,8
-5,2
35
2 – 5
15
0,7 – 3
Отсутствует
0,15
1,0
0,01 – 0,1
1
5 – 10
10 –20
Малая
0,1
5
0,1 – 1,5
2 – 5
100 – 200
20 –200
Малая
0,5
3 – 15
0,01 – 0,1
2 – 5
100 – 200
50 –100
Малая
0,4 Ек
4.
ТРИГГЕРЫ
Триггером
называют устройство, обладающее двумя состояниями устойчивого равновесия и
способное скачком переходить из одного состоя-ния в другое.
Триггеры являются базовыми
элементами при построении счетчиков, регистров, дешифраторов и других устройств
импульсной техники.
Характерной
особенностью триггеров является способность сохранять двоичную информацию
(состояние ''0'' или ''1'') после окончания действия входных импульсов. Это
свойство обусловлено тем, что факторами, опре-деляющими состояние триггера,
являются не только внешние управляющие сигналы, но и внутренние сигналы самого
триггера (сигналы обратной связи). Поэтому триггер может быть использован как
элемент памяти, а совокупность триггеров может запомнить и хранить код
некоторого числа.
В интегральной
минросхемотехнике триггеры выполняют либо на основе логических интегральных
элементов, либо как завершенный функциональный элемент в виде микросхемы.
Триггеры можно
классифицировать по функциональному признаку и способу управления.
По функциональному
признаку различают триггеры R, S, D,
T, J-K и других типов.
По
способу управления различают асинхронные и тактируемые. В
асинхронных триггерах переключение из одного состояния в другое осуществляется
непосредственно с поступлением сигнала на информацион-ный вход. В тактируемых
триггерах кроме информационных входов имеется вход тактовых импульсов.
Переключение происходит только при наличии разрешающего, тактирующего импульса.
4.1. R-S-триггер
Асинхронный R-S-триггер представляет собой устройство, которое
составляет основу всех остальных типов триггеров. Название происходит от двух
английских слов – ''set-reset''
(''устанавливать-сбрасывать''). Схема R-S-триггера представляет собой два логических элемента ИЛИ-НЕ (И-НЕ),
замкнутых в кольцо (рис.12,а). Условное графическое обозначение R-S-триггера на электрических схемах
приведено на рис. 12,б.
Схема
имеет два входа: S и R, и два
выхода: прямой Q и инверсный Q. В исходном состоянии (S = R = 0) на выходе Q
имеем логическую единицу, а
а
б
Рис. 12
а
– условное графическое обозначение асинхронного R-S-триггера;
б
– схема R-S-триггера;
на выходе Q
– нуль. При подаче сигнала на вход триггер должен устанавли-
ваться в состояние логической
единицы на входе Q и логического нуля на выходе Q. При подаче сигнала на вход R
триггер устанавливается в исход-ное состояние: логический нуль – на выходе Q и логическая единица – на выходе Q.
Для
R-S-триггера комбинация на входе ''R = 1, S = 1'' является запрещенной.
Работа асинхронного R-S-триггера однозначно описывается
таблицей истинности (табл. 4).
Таблица 4
Такт n
Такт
n +1
R ⁿ
S ⁿ
Q ⁿ ¹
0
0
1
1
0
1
0
1
0
1
0
неопределенность
Для
R-S-триггера на элементах И-НЕ входы R и S будут инверсные по сравнению со схемой рис. 12.
Синхронный R-S-триггер имеет три входа. Два
из них логические: вход S является входом установки триггера в
единицу, вход R является входом установки
триггера в ноль (сброса). Третий вход С в синхронных системах служит для
приема тактовых импульсов и не имеет логического значения. Условное графическое
обозначение синхронного R-S-триггера
приведено на рис.13.
Рис. 13
4.2.
Д-триггер
Для
приема информации по одному входу используют Д-триггеры. На рис. 14
приведено условное графическое обозначение Д-триггера. Из табли- цы
истинности Д-триггера (табл. 5) следует, что логическое значение
пере-менной в такте n+1 совпадает со значением входной
переменной в предшествующем такте n.
Таблица 5
Рис.14
Такт n
Такт n+1
Д ⁿ
Q ⁿ ¹
0
1
0
1
На
рис.15 приведена схема Д-триггера на элементах И-НЕ. Д-триггер
переходит в состояние ''1'' (Q=1), если в момент
прихода синхронизирующе- го сигнала (C=1) на его
информационном входе сигнал ''1''. В этом состоя- нии триггер остается и после
окончания сигнала на входе Д до прихода очердного синхронизирующего
сигнала, возвращающего триггер в состоя-ние ''0''. Таким образом, Д-триггер
''задерживает'' поступившую информацию на время, равное периоду
синхронизирующих сигналов.
Действительно, при Д=1, C=1 на выходе S элемента ДД1
сигнал ''0'' (S=0), а на выходе
ДД2 – ''1'' (R=1). Так как R-S-триггер имеет инверсные входы, то при S=0, R=1
он переходит в состояние ''1'' (Q=1, Q=0) и остается в этом состоянии до тех пор пока при Д=0
не получится C=1. В этом случае S=1, R=0 и триггер
возвращается в состояние ''0'' (Q=0, Q=1).
При
Д=0, S=1 и не зависимо
от C Q=0.
Рис. 15
4.3.
T – триггер
T – триггер, или счетный триггер,
используется для построения двоичных счетчиков.
Асинхронный
T – триггер переходит в противоположное
состояние при соответствующем логическом переходе на его T-входе.
Условное графическое обозначение асинхронного триггера приведено на рис.
16,а.
Синхронный T – триггер переходит в
противоположное состояние при
соответствующем
логическом уровне на его входе и при наличии единицы на его синхронизирующем
входе.
а
б
Рис. 16
а – условное графическое обозначение асинхронного T-
триггера,
б – схема асинхронного T- триггера.
Функционирование T-триггера определяется табл.
6.
Таблица 6
Такт n
Такт n
¹
T
Q ⁿ
0
1
Q ⁿ
Q ⁿ
Схема асинхронного T-триггера приведена на рис.
16,б. Он состоит из R – S-триггера и логических
схем на его входах. Переход напряжения на входе T
воздействует на две схемы U. Однако сигнал на
выходе будет появляться только у той схемы U, на второй вход которой также подана логическая единица с выходов
триггеров Q или Q.
Так как только на одном из выходов R – S-триггера может быть
логическая единица, срабатывает одна из схем U,
сигнал с которой поступит на один из входов R – S-триггера
и изменит его состояние. При этом изменятся логические уровни на выходах
триггера Q и Q и
подключится другая схема U. С приходом
следующего перепада напряжения на входе T эта
схема U срабатывает и возвращает триггер в
исходное состояние. Таким образом, с приходом каждого последующего сигнала на
вход T – триггер изменяет состояние на
противо-положное. Из временной диаграммы (рис. 17) следует, что частота
выходных импульсов в два раза меньше частоты перепадов на входе T. Свойство деления частоты входных логических
воздействий на два позволя-ет использовать T-триггер
для построения двоичных счетчиков. При этом T-триггеры
соединяются последовательно.
Рис. 17
4.4. JK – триггер
JK – триггеры являются универсальными и получили
наибольшее распространение в системах интегральных логических элементов.
Универсальность их заключается в том, что путем частичных изменений при
переключении входов можно получить другие типы триггеров.
Условное графическое обозначение JK – триггера
приведено на рис. 18.
а
б
в
Рис. 18
а – условное обозначение JK-триггера;
б – схема Д-триггера на основе JK-триггера;
в – схема T-триггера на основе JK-триггера.
Триггер этого типа является усовершенствованным вариантом двухвходного
триггера. Как видно из табл. 7, в отличие от RS-триггера
состояние J=1, K=1
является допустимым.
Таблица 7
Такт n
Такт n
J
K
Qⁿ
0
0
1
1
0
1
0
1
Qⁿ
0
1
Qⁿ
Используя вход J как вход S,
а K как R,
реализуют синхронный RS-триггер, особенность
которого состоит в том, что при комбинации S=R=1, запрещенной для обычного JK-триггера,
он переключается на каждый синхронизирующий сигнал. Добавлением инвертора на
входе JK-триггера получают Д-триггер (рис. 18,б). Соединяя входы JK-триггера
по схеме на рис. 18,в получают T-триггер.
5.
ЦИФРОВЫЕ СЧЕТЧИКИ ИМПУЛЬСОВ
В
устройствах цифровой обработки информации измеряемый пара-метр (угол поворота,
перемещение, скорость, частота и т.д.) преобразуется в импульсы напряжения,
число которых в соответствующем мосштабе характеризует значение данного
параметра.
Цифровым счетчиком импульсов называют устройство, реализующее счет числа
входных импульсов и фиксирующее это число в каком-либо коде.
Интерес к таким устройствам объясняется их высокой точностью, а также
возможностью осуществления связи с ЭВМ.
В
зависимости от способа реализации счета счетчики подразделяются на суммирующие
(прямого счета), вычитающие (обратного счета) и ревер-сивные.
В суммирующем счетчике при поступлении каждого входного сиг-нала код
увеличивается на единицу, а в вычитающем – уменьшается. Реверсивный счетчик
может работать как в режиме сложения, так и в режиме вычитания.
Основными характеристиками счетчика являются модуль счета, или
коэффициент пересчета Kсч =2ⁿ, где n – разрядность счетчика или количество триггеров в нем и
быстродействие.
Модуль счета характеризует число устойчивых состояний счетчика, т.е.
максимальное число входных сигналов, которое может быть сосчитано счетчиком.
Например, в четырехразрядном счетчике Kсч =2 =16, счетчик будет иметь 16 устойчивых
состояний. При этом каждый 16-й входной сигнал устанавливает счетчик в исходное
состояние.
Наибольшее распространение получили счетчики на T – и JK
– триг-герах. Рассмотрим простейшую схему двоичного суммирующего счетчика с
непосредственной связью. На рис. 19 приведена схема четырехразрядного
Рис. 19
счетчика,
построенного на JK- триггерах. Основным узлом
двоичного счетчика является триггер со счетным запуском. Счетные импульсы
подаются на вход первого триггера. Счетные входы поступающих триггеров
непосредственно связаны с инверсными выходами предыдущих.
Работу схемы иллюстрируют временные диаграммы на рис. 20. Перед поступлением
счетных импульсов все разряды счетчика устанавливаются в состояние ''0'' (Q1= Q2= Q3= Q4=0) подачей сигнала ''Установка 0''. В счетчике
устанавливается код 0000. При поступлении на вход первого импульса триггер ДS1 устанавливается в единичное
состояние, в счетчике устанавливается код 0001.
Рис. 20
При
поступлении второго входного импульса первый триггер устанавливается в нулевое состояние, а триггер ДS2 положенным перепадом напряжения с выхода Q первого
триггера устанавливается в единичное состояние. В счетчике код 0010. Так счет в
счетчике будет продолжаться до тех пор, пока счетчик не отсчитает максимально
возможное для его разрядности число 1111. Шестнадцатый входной сигнал переведет
счетчик в исходное нулевое состояние.
Счетчики с последовательным переносом отличаются простотой, но обладают
невысоким быстродействием.
6.
РЕГИСТРЫ
Регистрами называются функциональные узлы, предназначенные для приема,
хранения, передачи и преобразования информации. Регистры являются наиболее
распространенным типом последовательных узлов в современных ЭВМ. Иногда в
регистре предусматривается возможность сдвига числа на один или несколько
разрядов в сторону младших или старших разрядов. Такие регистры называются
сдвигающими, они используются при выполнении арифметических операций. В
зависимости от способа ввода и вывода разрядов числа различают регистры
параллельные, последовательные и параллельно-последовательные. Ввод, вывод,
сдвиг и другие операции осуществляются управляющими сигналами, которые
поступают в регистр по специальным управляющим шинам (проводам).
6.1.
Параллельные регистры
В
параллельных регистрах запись двоичного числа осуществляется параллельным
кодом, т.е. во все разряды регистра одновременно. Их функции сводятся к приему,
хранению и передаче информации (двоичного числа). В связи с этим параллельные
регистры часто называют регистрами памяти.
Параллельный
N – разрядный регистр состоит из N – триггеров, каждый из которых имеет число входов,
соответствующее количеству источников информации. Если источник цифровой
информации один, то каждый триггер имеет один вход. При двух и трех
параллельных каналах информации триггер разряда выполняется на два и три входа.
Запись цифровой информации осуществляется по цепи управления регистром. Принцип
построения параллельных регистров иллюстрируется структурной схемой на рис. 21
при одном канале четырехразрядной цифровой информа-ции. ДS1 – триггер младшего разряда, ДS4
– триггер старшего разряда; ДД1- ДД4 – логические элементы,
предназначенные для управления записью информации в регистр; ДД5-ДД8
– элементы служащие для управления считыванием информации из регистра.
Перед записью двоичного числа все триггеры устанавливают в состояние ''0''
подачей импульса по входу ''Установка 0''. Для записи в регистр входной
информации подают импульс записи, открывающий входные элементы И. Код входного
числа записывается в регистр. Если, например, на входе присутствует код 1011,
соответствующий числу 11, то это же число будет записано в регистр.
По
окончании операции записи информация, записанная в регистр сохраняется,
несмотря на то что входная информация (число) может изменяться.
Для
считывания информации подают импульс по входу ''Считыва-ние''. На выходные шины
регистра передается код числа, записанного в регистр. При этом число,
записанное в регистр, сохраняется. Для получения новой информации описанные
операции повторяются.
Рис. 21
6.2.
Последовательные регистры
Последовательные регистры (регистры сдвига) характеризуются записью числа
последовательным кодом. Регистр состоит из последователь-но соединенных двоичных
ячеек памяти, состояние которых передается (сдвигается) на последующие ячейки
под действием тактовых импульсов. Тактовые импульсы управляют работой регистра.
Управление может осу-ществляться одной последовательностью тактовых импульсов.
В этом случае регистры называют однотактными.
Частота следования тактовых импульсов обычно неизменна. На рис. 22, а показана
структурная схема сдвигающего регистра для четырех разрядов. Первая ячейка
регистра относится к младшему разряду, а четвертая – к старшему.
а
б
Рис. 22
При таком расположении разрядов
запись числа в регистр производит-ся, начиная с его старшего разряда. При
обратном расположении разрядов в регистре запись числа должна начинаться с
младшего разряда.
Тактовые импульсы подаются на все триггеры ячеек одновременно. Их воздействие
направлено на переключение триггеров из состояния ''1'' в состояние ''0'' с
записью единицы в триггер следующей ячейки. На рис. 22, б приведены временные
диаграммы, поясняющие процесс записи информации в регистр. В качестве примера
взят код 1011, соответствующий числу 11. Перед записью информации регистр
устанавливают в состояние ''0''. Для этого в отсутствие сигнала на входе
подается серия тактовых импульсов с числом импульсов, равным количеству
разрядов в регистре. При записи информации одновременно с поступлением кода
числа подаются тактовые импульсы. Тактовыми импульсами осуществляется
продвижение информа-ции от младшего разряда регистра к старшему. В результате
после четверто-го тактового импульса ячейки регистра принимают состояния,
соответ-ствующие коду принятого четырехразрядного числа.
Операция считывания информации из последовательного регистра может быть
проведена в параллельном или последовательном коде. Для передачи информации в
параллельном коде используют выходы разрядов регистра. Таким образом,
последовательный регистр позволяет осуществить операцию преобразования
последовательного кода в параллельный. Считывание информации в последовательном
коде реализуется подачей серии тактовых импульсов.
В
последовательном регистре записанное число может быть сдвинуто тактовыми
импульсами на один или несколько (К) разрядов. Операции сдви-га соответствует
умножение числа на 2 . Например, сдвиг кода 0010 (число 2) на один разряд дает
код 0100 (число 4), на два разряда – код 1000 (8).
Регистры, выпускаемые промышленностью в виде отдельных микро-схем, имеют
условное обозначение в электронных схемах в виде прямоугольника рис.
23.
Буквы RG на рисунке означают регистр;
на входы D1 – Dn подается код числа для
записи, C3 – вход команды записи; CЧ1,
СЧ2 – входы для команды
считывания;
R
– установка регистра в нулевое поло-
жение; Q1, Qn – выходы.
Рис. 23
МИКРОПРОЦЕССОРЫ
Микропроцессором (МП) называют программно управляемое микро-электронное
устройство, осуществляющее обработку цифровой информации. Микропроцессор
содержит одну или несколько больших интегральных схем. В случае использования
нескольких больших интегральных схем они должны быть совместимы, т.е.
предназначены для совместного применения с общими источниками питания, иметь
единую систему логических сигналов, одинаковую разрядность и быстродействие.
Микропроцессор реализует такие функции, как выборку в предписан-ной
программной последовательности, декодирование и управление выпол-нением
команд, а также выполнение операций тестирования и преобразова-ния данных.
Таким образом, он осуществляет заданную в виде программы последовательность
действий – процесс, откуда и название – процессор.
МП оперирует информацией в двоичной системе счисления. Каждый разряд
двоичного числа называется битом. Информация, которую обраба-тывает
микропроцессор, представляется группой битов, которые составляют слово.
Количество битов в слове зависит от типа МП и может быть 4, 8, 12, 16 и т.д.
Количество битов в слове, предназначенное для передачи данных, равно числу
проводников и образует так называемую шину данных.
Группа, состоящая их восьми битов называется байтом. Деление слова на
байты позволяет упростить представление двоичного кода, применив
шестнадцатиричную форму записи. Представление двоичного слова в
шестнадцатиричном коде позволяет уменьшить вероятность появле-ния ошибок при
составлении программы работы микропроцессора.
МП представляет собой СБИС – тонкую пластину кристаллического кремния в форме
прямоугольника со сторонами размером от 3 до 7 мм. Пластина монтируется в
пластмассовый или металлический корпус шириной 10 – 15 мм и длиной 20 – 70
мм. Вдоль длинных сторон корпуса распола-гаются выводы в количестве 16 – 60
для соединения МП с другими устройст-вами. Первый МП появился в 1971 году,
содержал 2250 транзисторов из четырех кристаллов, с кристаллом ОЗУ емкостью
32 бита. Уже в 1974 г. был разработан МП К580, содержащий 5 тыс. транзисторов
с памятью 64 Кбайта (1 Кбайт =1024 =2 ), а в 1984 г. был разработан МП типа
К1810, содержащий 29 тыс. транзисторов с памятью в 1 Мбайт (2²°).
Применение микропроцессорных модулей: 80% МП – это встраи-ваемые устройства в
различные автоматизированные системы управления и 20% - используются для
построения ЭВМ. По прогнозам к 2000 г. число выпускаемых МП превысит число
электрических ламп и составит 5 – 10 млрд. штук.
Упрощенная структурная схема микропроцессора серии К580 МК 80 А представлена
на рис. 24.
Рис. 24
МП состоит из схем, реализующих
арифметические и логические операции над данными различных регистров,
служащих для временного хранения и преобразования данных и команд, а также
устройств управления и связи с внешними блоками.
МП применяют совместно с запоминающим устройством программы (ЗУП), с
запоминающим устройством данных (ЗУД), а также с устройством ввода-вывода
(УВВ).
Система, состоящая из микропроцессора и указанных устройств, получила
название микропроцессорной системы, или микроЭВМ (рис. 25).
Рис. 25
Функционирование всех узлов и блоков микропроцессорной системы осуществляется
с помощью генератора тактовых импульсов.
Регистр
команд PpК
предназначен для хранения в МП команды, считанной из ЗУП, на период ее
выполнения. Выполнение команды осуществляется блоком управления БУ, который
связан с общими регистрами МП.
Аккумулятор
АК представляет собой основной регистр, предназначенный для ввода данных
в МП и вывода их из него. В аккумулятор поступает операнд (числа) из ЗУД
перед проведением соответствующей операции в арифметико-логическом
устройстве. В аккумулятор же вводится результат проведенной в АЛУ операции.
Арифметическо-логическое
устройство АЛУ осуществляет операции сложения, вычитания, сравнения, а
также операции И, ИЛИ над двумя числами (операндами) с выдачей результата по
одному выходу. Вид операции задается командным кодом, содержащимся в регистре
команд.
Регистр
временного хранения РрВXр предназначен
для хранения данных перед проведением операций в АЛУ. Если, например,
требуется провести операцию арифметического сложения двух чисел, то одно
число предварительно хранится в аккумуляторе, а второе – в одном из регистров
временного хранения.
Счетчик
команд СК содержит адрес команды выбираемой PpК из ЗУП в текущий момент времени. Он представляет собой суммирующий
счетчик, содержание которого увеличивается на единицу к концу выполнения
текущей команды.
Если МП работает с подпрограммами, то в СК записывается
предварительное число, соответствующее адресу первой команды подпрограммы, а
по завершении последней команды в подпрограмме счетчик устанавливается на
адрес команды основной программы.
SP – стековый регистр – производит
операции записи и извлечения чисел. Содержимое SP автоматически уменьшается на 2 после каждой записи и увеличивается
на 2 после каждого извлечения. Необходимость работы стекового регистра
возникает при обращении к подпрограммам для записи адреса возврата из
подпрограммы.
Рр Пр – регистр признаков. В разрядах Рр Пр записывается информация в двоичном коде о разрядах переноса,
знака, признаках четности и нуля.
СПИСОК ЛИТЕРАТУРЫ
1. Забродин Ю.С. Промышленная электроника. - М.: Высш.
шк., 1982.- 496с.
2. Основы промышленной электроники: Учеб. для
неэлектротехничес- ких спец. вузов / В.Г. Герасимов, О.М. Князьков, А.Е.
Краснопольский, В.В. Сухоруков; Под ред. В.Г. Герасимова. - М.: Высш. шк.,-
1986. - 336 с.
3. Электротехнический справочник: В 3тт. Т.2.
Электротехнические изделия и устройства.- М.: Энергоатомиздат, 1986.- 712 с.
4. Основы радиоэлектроники: Учеб. пособие / Ю.П. Волощенко, Ю.Ю. Мартюшев,
И.Н. Никитина и др.; Под ред. Г.Д. Петрухина.- М.: Изд-во МАИ, 1993.- 416 с.
5. Барков В.А. Электроника робототехнических систем.
Усилительно-преобразовательные устройства.: Учеб. пособие.- СПб.: СПбГТУ,
1993.- 144 с.
6. Хоровиц П., Хилл У. Искуство
схемотехники: В 3 тт.: Пер. с англ.- М.: Мир, 1993. Т.1. 598 с.
7. Фишер Дж., Гетланд Х.Б.
Электроника – от теории к практике: Пер. с англ.- М.: Энергия, 1980.- 400 с.
8. Цифровые
и аналоговые микросхемы: Справочник / С.В. Якубовский, Л.И. Ниссельсон, В.И.
Кулешова и др.- М.: Радио и связь, 1990.- 496 с.
9.
Алексеенко А.Г. Основы микросхемотехники. Элементы морфологии микроэлектронной
аппаратуры. Изд. 2-е перераб. и доп.- М.: Сов. радио, 1977.- 405 с.
10.
Алексеенко А.Г. Современная микросхемотехника.- М.: Энергия.- 1979.- 112 с.
Содержание
ВВЕДЕНИЕ……………………………………………...……...……3
1. ЦИФРОВЫЕ
ИНТЕГРАЛЬНЫЕ МИКРОСХЕМЫ……………….4
2. ЛОГИЧЕСКИЕ
ЭЛЕМЕНТЫ……………………………………….8
3. СХЕМЫ
РЕАЛИЗАЦИИ ЛОГИЧЕСКИХ ЭЛЕМЕНТОВ……….11
3.1. Ключевой
режим работы биполярного транзистора………11
3.2.
Транзисторно-транзисторная логика……………………….13
3.3. Логические
элементы на основе полевых транзисторов….14
3.3.1.
МОП-транзисторная логика на ключах одного типа про-
водимости…………………………………………………….14
3.3.2.
МОП-транзисторная логика на комплиментарных транзисто-
рах
(КМОП-логика)………………………………………….15
3.4.
Эмиттерно-связанная логика………………………………...16
3.5.
Интегральная инжекционная логика (И²Л-логика)………..18
4. ТРИГГЕРЫ………………………………………………………….22
4.1.
RS-триггер……………………………………………………22
4.2.
Д-триггер……………………………………………………..24
4.3.
Т-триггер……………………………………………………..25
4.4.
JK-триггер……………………………………………………27
5.
ЦИФРОВЫЕ СЧЕТЧИКИ ИМПУЛЬСОВ……………………….30
6.
РЕГИСТРЫ…………………………………………………………32
6.1.
Параллельные регистры……………………………………32
6.2.
Последовательные регистры……………………………….33
7.
МИКРОПРОЦЕССОРЫ………………………...…………………36
Список литературы……………………….…………………..……39
Анатолий Николаевич
Кузьмина
Татьяна Георгиевна
Новотельнова
Анна Владимировна
ОСНОВЫ
ЦИФРОВОЙ ЭЛЕКТРОНИКИ
Методические
указания
для
самостоятельного изучения дисциплины
''Электротехника
и электроника''
для
студентов всех специальностей
Редактор
Корректор
ЛР
№020414 от 12.02.97
Подписано в
печать Формат 60x80 1/16.
Бум.
Печать
офсетная. Усл. печ. л. Печ. л. Уч.- изд. л.
Тираж 500 экз. Заказ № . С
СПбГАХПТ
191002, Санкт-Петербург, ул. Ломоносова, 9
ИПЦ
СПбГАХПТ. 191002, Санкт-Петербург, ул. Ломоносова, 9